intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng Nhập môn mạch số: Chương 5 - Hà Lê Hoài Trung

Chia sẻ: Fdgvxcc Fdgvxcc | Ngày: | Loại File: PDF | Số trang:34

Thêm vào BST
Báo xấu
319
lượt xem 50
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nội dung trình bày trong chương 5 Mạch tổ hợp: Arithmetic Circuits thuộc bài giảng nhập môn mạch số nhằm trình bày về các nội dung chính: mạch cộng (Carry Ripple (CR) Adder), mạch cộng nhìn trước số nhớ - (Carry LookAhead (CLA) Adder), mạch cộng/ mạch trừ, đơn vị tính toán luận lý (Arithmetic Logic Unit).

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Nhập môn mạch số: Chương 5 - Hà Lê Hoài Trung

  1. DIGITAL SYSTEMS Lecture 5 Mạch tổ hợp: Arithmetic Circuits
  2. Nội dung 1. Mạch cộng (Carry Ripple (CR) Adder) 2. Mạch cộng nhìn trước số nhớ - (Carry Look- Ahead (CLA) Adder) 3. Mạch cộng/ mạch trừ 4. Đơn vị tính toán luận lý (Arithmetic Logic Unit)
  3. 1. Mạch cộng Carry Ripple (CR)
  4. Mạch cộng bán phần (Half Adder) • Cộng 2 số 1 bit có 4 trường hợp Số nhớ Tổng x Mạch cộng 1 bit có tổng và số y nhớ như thế này được gọi là mạch cộng bán phần (HA) Sơ đồ mạch
  5. Mạch cộng nhị phân song song • Cộng những số có 2 hoặc nhiều bit – Cộng từng cặp bit bình thường – Nhưng ở vị trí cặp bit i, có thể có carry-in từ bit i-1 Số hạng Số hạng Tổng (Sẽ cộng Số vào vị trí nhớ kế tiếp)
  6. Thiết kế một bộ cộng toàn phần (Full Adder) Bộ cộng toàn phần (FA) – 3 ngõ vào (2 ngõ vào cho 2 số 1-bit cần tính tổng, và 1 ngõ vào cho số nhớ đầu vào (carry-in) – 2 ngõ ra (1 ngõ ra cho tổng và 1 cho số nhớ đầu ra (carry-out)
  7. Thiết kế một bộ cộng toàn phần (Full Adder) Bảng sự thật Biểu tượng
  8. Thiết kế một bộ cộng toàn phần (Full Adder) Si  xi  yi  ci Bảng sự thật ci 1  xi yi  xi ci  yi ci ci  cIN ci 1  cOUT
  9. Thiết kế một bộ cộng toàn phần (Full Adder) Si  xi  yi  ci ci 1  xi yi  xi ci  yi ci ci  cIN ci 1  cOUT Biểu tượng Biểu tượng khác Sơ đồ mạch
  10. Thiết kế một bộ cộng toàn phần (Full Adder) • Sử dụng lại HA Si  xi  yi  ci ci 1  xi yi  ci ( xi  yi ) x y Sơ đồ mạch HA Sơ đồ chi tiết Sơ đồ khối
  11. Mạch cộng Carry Ripple (CR) • Sơ đồ biểu diễn mạch cộng 4 bit song song sử dụng full adder
  12. Mạch cộng Carry Ripple • Mạch FA bắt đầu với việc cộng các cặp bit từ LSB đến MSB – Nếu carry xuất hiện ở vị trí bit i, nó được cộng thêm vào phép cộng ở vị trí bit thứ i+1 • Việc kết hợp như vậy thường được gọi là mạch cộng carry-ripple – vì carry được “ripple” từ FA này sang các FA kế tiếp – Tốc độ phép cộng bị giới hạn bởi quá trình truyền số nhớ
  13. Mạch cộng Carry Ripple • Mỗi FA có một khoảng trễ (delay), giả sử là • Độ trễ phụ thuộc vào số lượng bit – Carry-out ở FA đầu tiên C1 có được sau – Carry-out ở FA đầu tiên C2 có được sau => Cn được tính toán sau • Mô hình carry look ahead (CLA) thường được sử dụng để cải thiện tốc độ
  14. 2. Mạch cộng nhìn trước số nhớ Carry Look-Ahead (CLA) Adder
  15. Hiệu năng • Tốc độ của mạch bị giới hạn bởi độ trễ lớn nhất dọc theo đường nối trong mạch – Độ trễ lớn nhất được gọi là critical-path- delay – Đường nối gây ra độ trễ đó gọi là critical path
  16. Carry Look-Ahead (CLA) Adder • Cải thiện tốc độ mạch cộng – Xác định nhanh giá trị carry-out ở mỗi lần cộng với carry-in ở lần cộng trước sẽ có giá trị 0 hay 1 • Mục tiêu: giảm critical-path-delay
  17. Carry Look-Ahead (CLA) Adder • Hàm xác định carry-out ở lần cộng thứ i ci+1= xiyi + xici + yici = xiyi + (xi + yi)ci • Đặt gi = xiyi và pi = xi + yi => ci+1= gi + pici  gi = 1 khi cả xi và yi đều bằng 1, không quan tâm ci  g được gọi là hàm generate, carry-out luôn được generate ra  pi = 1 khi xi = 1 hoặc yi = 1; carry-out = ci  p được gọi là hàm propagate, vì carry-in = 1 được propagate (truyền) ở lần cộng thứ i
  18. Carry Look-Ahead (CLA) Adder • Xác định carry-out của mạch cộng n bit cn =gn-1 + pn-1cn-1 Mà cn-1=gn-2 + pn-2cn-2 cn=gn-1 + pn-1(gn-2 + pn-2cn-2) cn=gn-1 + pn-1gn-2 + pn-1pn-2cn-2 • Tiếp tục khai triển đến lần cộng đầu tiên cn=gn-1+pn-1gn-2+pn-1pn-2gn-3+…+pn-1pn-2….p1g0+pn-1pn-2….p1p0c0
  19. Carry Look-Ahead (CLA) Adder
  20. Carry Look-Ahead (CLA) Adder • Ví dụ: Trường hợp cộng 4 bit C1 = G0 + P0.C0 C2 = G1 + P1.G0 + P1.P0.C0 C3 = G2 + P2.G1 + P2.P1.G0 + P2.P1.P0.C0 C4 = G3 + P3.G2 + P3.P2.G1 + P3P2.P1.G0 + P3P2.P1.P0.C0
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
2=>2