2009
dce
Thiết kế mạch số dùng HDL
Chương 2: Thiết kế mạch luận lý tổ hợp
Computer Engineering 2009
©2009, Pham Quoc Cuong 2
Advanced Digital Design with the Verilog HDL –
chapter 2
Nội dung chính
• Luận lý tổ hợp và đại số Boole
• Qui tắc tối giản đại số Boole
• Biểu diễn mạch luận lý tổ hợp
• Đơn giản hóa biểu thức Boole
•Glitch và Hazard
• Các khối cơ bản cho thiết kế luận lý
Computer Engineering 2009
©2009, Pham Quoc Cuong 3
Advanced Digital Design with the Verilog HDL –
chapter 2
Nội dung chính
• Luận lý tổ hợp và đại số Boole
• Qui tắc tối giản đại số Boole
• Biểu diễn mạch luận lý tổ hợp
• Đơn giản hóa biểu thức Boole
•Glitch và Hazard
• Các khối cơ bản cho thiết kế luận lý
Computer Engineering 2009
©2009, Pham Quoc Cuong 4
Advanced Digital Design with the Verilog HDL –
chapter 2
Mạch tổ hợp – mạch tuần tự
•Combinational circuit
Trạng thái ngõ ra của
mạch tại thời điểm tchỉ
phụ thuộc vào trạng thái
ngõ vào tại thời điểm t
•Sequential circuit
Trạng thái ngõ ra phụ
thuộc vào “lịch sử” ngõ
ra và ngõ vào hiện tại
Combinational
Logic
y1
b
c
d
a
y2
y3
Sequential
Circuit
y1
b
c
a
y2
y3
Computer Engineering 2009
©2009, Pham Quoc Cuong 5
Advanced Digital Design with the Verilog HDL –
chapter 2
Điện áp nguồn
•GND = 0V
• Năm 1980 VDD = 5V
•VDD ngày càng giảm trong các bộ xử lý hiện
đại
VDD cao làm hư các Transistor
VDD thấp tiết kiệm năng lượng
•VDD = 3.3, 2.5, 1.8, 1.5, 1.2, 1.0,…
