2008
dc e
Thiếtkếmạch sốvớiHDL
Chương 4: Thiếtkếluậnlývới
Verilog
Computer Engineering 2008
2
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Nội dung chính
•GiớithiệuvềHDLs và verilog
•Môhìnhcấutrúcchomạch luậnlýtổhợp
•Môphỏng luận lý, kiểmchứng thiếtkếvà
phương pháp luậnkiểmtra
•Thờigiantrễtruyềnlan
•Môhìnhbảng sựthậtchomạch luậnlýtổ
hợpvàtuầntựvới Verilog
Computer Engineering 2008
3
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Nội dung chính
•GiớithiệuvềHDLs và verilog
•Môhìnhcấutrúcchomạch luậnlýtổhợp
•Môphỏng luận lý, kiểmchứng thiếtkếvà
phương pháp luậnkiểmtra
•Thờigiantrễtruyềnlan
•Môhìnhbảng sựthậtchomạch luậnlýtổ
hợpvàtuầntựvới Verilog
Computer Engineering 2008
4
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Giớithiệu HDLs
• HDLs (Hardware Description Languages)
Không là một ngôn ngữlập trình
TựaC
Thêm những chứcnăng mô hình hóa, mô
phỏng chứcnăng
Verilog vs. VHDL
•Cácbướcthiếtkếbằng HDL
Mô tảmạch từkhóa
Biên dịch để kiểm tra cú pháp (syntax)
Mô phỏng để kiểmtrachứcnăng củamạch
Computer Engineering 2008
5
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Đặctảbằng HDL Cấutrúc/hànhvi củamạch
Mô phỏng
Kiểmtra: thiếtkếđãđúng yêu cầuchưa?
Chứcnăng: Hành vi I/O
Mức thanh ghil (Kiếntrúcl)
Mứcluậnlý(Cổng)
Mức transistor (Điểntử)
Timing: Waveform Behavior
Tổng hợp
Ánh xạđặctảthành các hiệnthực
Phương pháp luậnthiếtkếHDL
Computer Engineering 2008
6
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Mô hình cấutrúcvàmôhìnhhànhvi trong
HDLs
•Cấu trúc (Structural) chỉra cấu trúc phầncứng
thậtsựcủamạch
Mứctrừutượng thấp
•Cáccổng cơbản(vídụand, or, not)
•Cấutrúcphâncấp thông qua các module
Tương tựlậptrìnhhợpngữ
•Hành vi (Behavioral) chỉra hoạtđộng củamạch
trên các bits
Mứctrừutượng cao hơn
•Biểudiễnbằng các biểuthức(vídụout = (a & b) | c)
• Không phảitấtcảcác đặctảhành vi đềutổng
hợpđược
Không sửdụng: + - * / % > >= < <= >> <<
Computer Engineering 2008
7
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Những nguy hiểm trong thiếtkếVerilog
•Chương trình tuầntự, bộtổng hợpcóthểsẽ
phải thêm nhiều chi tiếtphầncứng
Cầnmộtbộpriority encoder
•Nếuchương trình song song, có thểcó những
trạng thái không xác định
Nhiềukhối “always”, khối nào thựcthitrước?
•Tạoranhiềutrạng thái không dựdịnh trước
if (x == 1) out = 0;
if (y == 1) out = 1; // else out retains previous state?
R-S latch!
• Không tính trướcđượcsốphầntửphầncứng
x = x + 1 có thểcầnRẤT NHIỀU phầntửphầncứng
Computer Engineering 2008
8
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Lịch sửphát triển HDLs
• ISP (circa 1977) – dựán nghiên cứu CMU (Carnegie Mellon University)
Mô phỏng nhưng không tổng hợp
• Abel (circa 1983) – được phát triểnbởi Data-I/O
Mục tiêu dùng cho các thiếtbịluậnlýkhảlậptrình
Không tốtchomáytrạng thái
• Verilog (circa 1985) – phát triểnbởi Gateway (now Cadence)
Đặctảđượcđưaratừ1985
Ban đầuđược phát triển cho mô phỏng, tương tựC và Pascal
Hiệuquảvà dễviết
Berkeley phát triển công cụtổng hợpvàothậpniên80
Được IEEE chuẩn hóa
• Verilog standardized (Verilog-1995 standard)
• Verilog-2001 standard
• VHDL (circa 1987) - DoD sponsored standard
Dưa trên VHSIC phát triểnbởi DARPA
Tương tựnhưAda (Nhấnmạnh vào tái sửdụng và bảotrì)
Ngữnghĩamôphỏng rõ ràng
Rấttổng quát nhưng dài dòng
Được IEEE chuẩn hóa
• VHDL standardized (’87 and ’93)
Cấu trúc nghiêm ngặt
Computer Engineering 2008
9
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Verilog HDL
•Veriloglàmột ngôn ngữlớn
Có nhiều tính năng cho tổng hợpvàmôphỏng phầncứng
Có thểbiểudiễnnhững đặctrưng mứcthấp
• Transistor
Có thểhoạtđộng nhưngôn ngữlậptrình
•Cấutrúclặp
•Cấutrúcđiềukhiển….
• Các công cụmô phỏng chấpnhận toàn bộkhái niệm
của Verilog
• Các công cụtổng hợpchỉchấpnhậnmộtphần các khái
niệmcủaVerilog
•Chỉtập trung nghiên cứumộtphần
Sửdụng ởmộtmứcthíchhợp
Tập trung trên những cấutrúctổng hợpđược
Tập trung tránh những cấu trúc gây lỗikhitổng hợp
Computer Engineering 2008
10
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Nội dung chính
•GiớithiệuvềHDLs và verilog
•Mô hình cấutrúcchomạch luậnlýtổ
hợp
•Môphỏng luận lý, kiểmchứng thiếtkếvà
phương pháp luậnkiểmtra
•Thờigiantrễtruyềnlan
•Môhìnhbảng sựthậtchomạch luậnlýtổ
hợpvàtuầntựvới Verilog