2009
dce
Thiết kế vi mạch số với HDL
Chương 9: Giải thuật và Kiến trúc cho
các bộ xử lý số
Computer Engineering 2009
Trade-off in system implementation
•General purpose, high performance processor
(GHP)
Có thể không đạt được hiệu suất cao trong những
ứng dụng cá biệt (particular applications)
Có thể được sử dụng không đúng mức
(underutilized) trong ứng dụng nào đó
Có thể không cân bằng giữa tốc độ bộ xử lý và thiết
bị ngoại vi
•So sánh với ASIC:
GHP tiêu thụ năng lượng nhiều hơn, tốn nhiều diện
tích hơn và chi phí cao hơn (tùy thuộc vào số lượng
bán ra)
Bộ xử lý chuyên dụng (dedicated processors) sẽ có
tập lệnh và các vi lệnh (microcode) đơn giản hơn
Thiết kếvi mạch sốvới HDL 2
(c) 2009 Department of Computer Engineering
Computer Engineering 2009
What about ASICs
•ASICs được thiết kế để tối ưu sự thực thi của các giải
thuật cá biệt cho ứng dụng chuyên biệt nào đó
• Kiến trúc mạch của ASICs được đặc chế (customize)
trade-off giữa hiệu suất và giá thành
•ASIS Chips hy sinh tính uyển chuyển để đạt được hiệu
suất cao
• Đặc biệt thích hợp cho các ứng dụng có đường dữ liệu
song song và yêu cầu xử lý đồng thời (DSP, Data
communication,…)
•ASIC vs. FPGA: bottom-line unit cost, tuy nhiên đôi khi
cũng dựa trên giải thuật
Thiết kếvi mạch sốvới HDL 3
(c) 2009 Department of Computer Engineering
Computer Engineering 2009
Thiết kế một bộ xử lý như thế nào?
•High-level design: hiện thực kiến trúc sẽ thực hiện
một giải thuật cái mà có thể hoàn thành bằng bộ xử
lý thông thường (general processor)
•High-level design hoàn thành 2 công việc
Xây dựng 1 giải thuật hiện thực một đặc tả hành vi (ví dụ:
thiết kế bộ lọc thông thấp thỏa yêu cầu hiệu suất)
Ánh xạ giải thuật vào kiến trúc sẽ hiện thực hành vi bằng
phần cứng
• Bắt đầu với một giải thuật tính toán sẽ được hiện
thực bằng phần cứng
•Tập trung vào:
Phá triển 1 bộ xử lý giải thuật
Chọn lựa tradeoff các kiến trúc
Đặc tả Verilog
Tổng hợp
Thiết kếvi mạch sốvới HDL 4
(c) 2009 Department of Computer Engineering
Computer Engineering 2009
Nội dung
• Giải thuật, chương trình lặp lồng nhau (Nested-
Loop) và đồ thị dòng dữ liệu (Data Flow Graph)
•Ví dụ thiết kế
•Bộ lọc số và bộ xử lý tín hiệu số
• Khối cơ bản cho các bộ xử lý tín hiệu
• Kiến trúc pipeline
•Bộ đệm vòng
•FIFO và sự đồng bộ hóa giữa các mạch đồng bộ
Thiết kếvi mạch sốvới HDL 5
(c) 2009 Department of Computer Engineering