2009
dc e
Thiết kế mạch số dùng HDL
Chương 3: Thiếtkếmạch luậnlý
Chương
3:
Thiết
kế
mạch
luậnlý
tuần tự
0
9
Nội dung chính
g
20
0
• Các phần tử lưu trữ
Fli
Fl
e
rin
g
•
Fli
p-
Fl
op
• Bus và các thiết b
ị
ba tr
ạ
n
g
thái
g
ine
e
ị ạ g
•Thiết kế máy tuần tự
•
Đồ thịbiếnđổitrạng thái (State
En
g
•
Đồ
thị
biến
đổi
trạng
thái
(State
-
Transaction Graph)
Bộhểãốitiếhiệtềdữ
uter
•
Bộ
c
h
uy
ể
n m
ã
n
ối
tiế
p c
h
o v
iệ
c
t
ruy
ề
n
dữ
liệu (Serial-line code converter)
o
mp
•Rút gọn trạng và các trạng thái tương
đươn
C
o
©2009, Pham Quoc Cuong 2
Advanced Digital Design with the Verilog HDL -
cha
p
ter 3
0
9
Nội dung chính
g
20
0
•Các phần tử lưu trữ
Fli
Fl
e
rin
g
•
Fli
p-
Fl
op
• Bus và các thiết b
ị
ba tr
ạ
n
g
thái
g
ine
e
ị ạ g
•Thiết kế máy tuần tự
•
Đồ thịbiếnđổitrạng thái (State
En
g
•
Đồ
thị
biến
đổi
trạng
thái
(State
-
Transaction Graph)
Bộhểãốitiếhiệtềdữ
uter
•
Bộ
c
h
uy
ể
n m
ã
n
ối
tiế
p c
h
o v
iệ
c
t
ruy
ề
n
dữ
liệu (Serial-line code converter)
o
mp
•Rút gọn trạng và các trạng thái tương
đươn
C
o
©2009, Pham Quoc Cuong 3
Advanced Digital Design with the Verilog HDL -
cha
p
ter 3
0
9
Mạch tuần tự
g
20
0
• Ngõ ra ở thời điểm tphụ
thuộc vào ngõ vào tạithời
e
rin
g
thuộc
vào
ngõ
vào
tại
thời
điểm tvà “lịch sử” ngõ
vào trước đó
1
a
g
ine
e
•Cần những phần tử lưu
trữ lại các trạng thái quá Sequential
y
1
b
c
a
y2
En
g
khứ của mạch
•Mạch tuần tự có thể là
đđị hh á ất
Circuit y3
uter
đ
ơn
đị
n
h
h
ay x
á
c su
ất
,
đồng bộ hay bất đồng bộ
•
Các phầnmềmtổng hợp
o
mp
•
Các
phần
mềm
tổng
hợp
hiện chỉ hỗ trợ đồng bộ
(synchronous)
C
o
©2009, Pham Quoc Cuong 4
Advanced Digital Design with the Verilog HDL -
cha
p
ter 3
(synchronous)
0
9
Các phần tử bộ nhớ (Storage elements)
g
20
0
•Lưu trữ thông tin dưới dạng nhị phân
e
rin
g
• Level sensitive
Latches
g
ine
e
Latches
Ngõ ra của mạch thay đổi ngay khi một hay
nhiều ngõ vào thay đổi (tín hiệu enable tích
En
g
nhiều
ngõ
vào
thay
đổi
(tín
hiệu
enable
tích
cực)
Ed iti
uter
•
Ed
ge sens
iti
ve
Flip-Flop
o
mp
Ngõ ra của mạch chỉ thay đổi khi có tín hiệu
đồng bộ
C
o
©2009, Pham Quoc Cuong 5
Advanced Digital Design with the Verilog HDL -
cha
p
ter 3
đồng
bộ