zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Giáo trình ngành điện tử :Tìm hiểu linh kiện điện tử phần 6

Chia sẻ: Sdfasfs Sdfsdfad | Ngày: | Loại File: PDF | Số trang:17

Báo xấu

125
lượt xem 41
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Người ta định nghĩa tổng trở ra của transistor: ∆VCE VCE − (−VA ) VCE + VA = = r0 = IC IC − 0 IC Thường VAVCE nên: r0 =VA 200V = IC IC

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình ngành điện tử :Tìm hiểu linh kiện điện tử phần 6

Giáo trình Linh Kiện Điện Tử Người ta định nghĩa tổng trở ra của transistor: ∆VCE VCE − (−VA ) VCE + VA r0 = = = IC − 0 IC IC VA 200V Thường VA>>VCE nên: r0 = = IC IC 5. Mạch tương đương xoay chiều của BJT: Với tín hiệu có biện độ nhỏ và tần số không cao lắm, người ta thường dùng hai kiểu mẫu sau đây: Kiểu hỗn tạp: (hybrid-π) Với mô hình tương đương của transistor và các tổng trở vào, tổng trở ra, ta có mạch tương đương hỗn tạp như sau: ib ic B C rb gmvbe ro rπ vbe E Hình 40(a) Kiểu mẫu re: (re model) Cũng với mô hình tương đương xoay chiều của BJT, các tổng trở vào, tổng trở ra, ta có mạch tương đương kiểu re. Trong kiểu tương đương này, người ta thường dùng chung một mạch cho kiểu ráp cực phát chung và cực thu chung và một mạch riêng cho nền chung. - Kiểu cực phát chung và thu chung: Trang 86 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử ic B C (E) ib IE IC IB IB βre βib ro ra vào ra vào vbe Kiểu cực phát chung Kiểu cực thu chung E (C) Hình 40(b) - Kiểu cực nền chung ic C IE IC ie B re ro αie vào ra Kiểu cực nền chung Hình (c) B Thường người ta có thể bỏ ro trong mạch tương đương khi RC quá lớn. Kiểu thông số h: (h-parameter) Nếu ta coi vbe và ic là một hàm số của iB và vCE, ta có: vBE = f(iB,vCE) và iC = f(iB,vCE) Lấy đạo hàm: δv δv v be = dv BE = BE di B + BE dv CE δi B δv CE δi C δi i c = di C = di B + C dv CE δi B δv CE Trong kiểu mẫu thông số h, người ta đặt: δi C δi δv δv h ie = BE ; h re = BE ; h fe = β = ; h oe = C δi B δv CE δi B δv CE Vậy, ta có: vbe = hie.ib + hre.vce ic = hfe.ib + hoe.vce Từ hai phương trình này, ta có mạch điện tương đương theo kiểu thông số h: Trang 87 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử ib B C + hie 1 ~ hfeib hrevce h oe - vbe vce E Hình 41 hre thường rất nhỏ (ở hàng 10-4), vì vậy, trong mạch tương đương người ta thường bỏ hre.vce. So sánh với kiểu hỗn tạp, ta thấy rằng: h ie = rb + (β + 1)re = rb + rπ Do rb
Giáo trình Linh Kiện Điện Tử ic ic C C ib ib B B 1 gmvbe ro hie rπ hfeib h oe vbe vbe E E Hình 42 1 Mạch tương đương đơn giản: (có thể bỏ r0 hoặc ) h oe Trang 89 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử Bài tập cuối chương 1. Tính điện thế phân cực VC, VB, VE trong mạch: β=100/Si RE=1K RC=3K VC VE V V CC VB EE 12V 2V 2. Tính IC, VCE trong mạch điện: +6V +6V RC RB IC 2K 430K β=100/Si 1K RE 3. Tính VB, VC, VE trong mạch điện: +12V RC 5K VC VB β=100/Si RB VE 33K 1K RE VBB 2V Trang 90 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử CHƯƠNG 6 TRANSISTOR TRƯỜNG ỨNG (FIELD EFFECT TRANSISTOR) Chúng ta đã khảo sát qua transistor thường, được gọi là transistor lưỡng cực vì sự dẫn điện của nó dựa vào hai loại hạt tải điện: hạt tải điện đa số trong vùng phát và hạt tải điện thiểu số trong vùng nền. Ở transistor NPN, hạt tải điện đa số là điện tử và hạt tải điện thiểu số là lỗ trống trong khi ở transistor PNP, hạt tải điện đa số là lỗ trống và hạt tải điện thiểu số là điện tử. Điện trở ngõ vào của BJT (nhìn từ cực E hoặc cực B) nhỏ, từ vài trăm Ω đến vài KΩ, trong lúc điện trở ngõ vào của đèn chân không rất lớn, gần như vô hạn. Lý do là ở BJT, nối nền phát luôn luôn được phân cực thuận trong lúc ở đèn chân không, lưới khiển luôn luôn được phân cực nghịch so với Catod. Do đó, ngay từ lúc transistor BJT mới ra đời, người ta đã nghĩ đến việc phát triển một loại transistor mới. Điều này dẫn đến sự ra đời của transistor trường ứng. Ta phân biệt hai loại transistor trường ứng: − Transistor trường ứng loại nối: Junction FET- JFET − Transistor trường ứng loại có cổng cách điện: Isulated gate FET-IGFET hay metal-oxyt semiconductor FET-MOSFET. Ngoài ra, ta cũng khảo sát qua loại VMOS (MOSFET công suất-Vertical chanel MOSFET), CMOS và DMOS. I. CẤU TẠO CĂN BẢN CỦA JFET: Mô hình sau đây mô tả hai loại JFET: kênh N và kênh P. Trong JFET kênh N gồm có hai vùng n+ là hai vùng nguồn và thoát. Một vùng n- pha ít tạp chất dùng làm thông lộ (kênh) nối liền vùng nguồn và vùng thoát. Một vùng p- nằm phía dưới thông lộ là thân và một vùng p nằm phía trên thông lộ. Hai vùng p và p- nối chung với nhau tạo thành cực cổng của JFET. Trang 91 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử Thông lộ (kênh) N- Vùng Vùng Vùng cổng nguồn thoát P N+ N+ Thân p- (được nối với cổng) Hình 1 JFET Kênh P Ký hiệu n S D D p+ p+ G n- S Kênh p- G Tiếp xúc kim loại JFET Kênh N p S D D n+ n+ G p- S Kênh n- G S (Source): cực nguồn Tiếp xúc kim loại D (Drain): cực thoát G (Gate): cưc cổng Hình 2 Nếu so sánh với BJT, ta thấy: cực thoát D tương đương với cực thu C, cực nguồn S tương đương với cực phát E và cực cổng G tương đương với cực nền B. Trang 92 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử − JFET kênh N tương đương với transistor NPN. − JFET kênh P tương đương với transistor PNP. Thoát ≈ Thu D C G B JFET BJT ≈ Kênh N NPN Nguồn ≈ Phát S E C D B BJT ≈ G JFET PNP Kênh P E S Cổng ≈ Nền Hình 3 Cũng giống như transistor NPN được sử dụng thông dụng hơn transistor PNP do dùng tốt hơn ở tần số cao. JFET kênh N cũng thông dụng hơn JFET kênh P với cùng một lý do. Phần sau, ta khảo sát ở JFET kênh N, với JFET kênh P, các tính chất cũng tương tự. II. CƠ CHẾ HOẠT ĐỘNG CỦA JFET: Khi chưa phân cực, do nồng độ chất pha không đồng đều trong JFET kênh N nên ta thấy vùng hiếm rộng ở thông lộ n- và thân p-, vùng hiếm hẹp ở vùng thoát và nguồn n+. Vùng hiếm Gate p n+ n+ Kênh n- S D Thân p- Hình 4 Trang 93 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử Bây giờ, nếu ta mắc cực nguồn S và cực cổng G xuống mass, nghĩa là điện thế VGS=0V. Điều chỉnh điện thế VDS giữa cực thoát và cực nguồn, chúng ta sẽ khảo sát dòng điện qua JFET khi điện thế VDS thay đổi. Vì vùng thoát n+ nối với cực dương và vùng cổng G nối với cực âm của nguồn điện VDS nên nối PN ở vùng thoát được phân cực nghịch, do đó vùng hiếm ở đây rộng ra (xem hình vẽ) VDS Nối P-N ở vùng thoát được phân VGS = 0V S G D cực nghịch p n+ n- n+ p- Hình 5 ID Dòng điện tử rời khỏi thông lộ và Vùng hiếm rộng đi ra khỏi vùng thoát IS Dòng điện tử từ P Gate nguồn S đi vào thông lộ Kênh n- n+ thoát Thân P- (Gate) Hình 6 Khi VDS còn nhỏ, dòng điện tử từ cực âm của nguồn điện đến vùng nguồn (tạo ra dòng IS), đi qua thông lộ và trở về cực dương của nguồn điện (tạo ra dòng điện thoát ID). Nếu thông lộ có chiều dài L, rộng W và dày T thì điện trở của nó là: Trang 94 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử L ; Trong đó, ρ là điện trở suất của thông lộ. Điện trở suất là hàm số theo R = ρ. WT nồng độ chất pha. Bề rộng W S G D Thông lộ có bề dày T Dài L Hình 7 Vùng điện trở động thay ID (mA) đổi không tuyến tính VGS = 0V Dòng điện bảo hòa thoát IDSS nguồn Vùng bảo hòa ≈ vùng dòng Vùng tuyến tính điện gần như là hằng số VDS (volt) 0 VP (Pinch-off voltage) Hình 8 Những điện tử có năng lượng cao trong dải dẫn điện xuyên qua vùng hiếm để vào vùng thoát P Gate Kênh n- n+ thoát Drain Những electron bị hút về cực dương của nguồn điện Thân P- (Gate) Trang 95 Biên soạn: Trương Văn Tám Vùng hiếm chạm nhau (thông lộ bị nghẽn)
Giáo trình Linh Kiện Điện Tử Khi VDS còn nhỏ (vài volt), điện trở R của thông lộ gần như không thay đổi nên dòng ID tăng tuyến tính theo VDS. Khi VDS đủ lớn, đặc tuyến không còn tuyến tính nữa do R bắt đầu tăng vì thông lộ hẹp dần. Nếu ta tiếp tục tăng VDS đến một trị số nào đó thì hai vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off). Trị số VDS để thông lộ bắt đầu bị nghẽn được gọi là điện thế nghẽn VP (pinched off voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ sức xuyên qua vùng hiếm để vào vùng thoát và bị hút về cực dương của nguồn điện VDS tạo ra dòng điện thoát ID. Nếu ta cứ tiếp tục tăng VDS, dòng điện ID gần như không thay đổi và được gọi là dòng điện bảo hoà thoát - nguồn IDSS (chú ý: ký hiệu IDSS khi VGS=0V). Bây giờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm VGS (phân cực nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp VGS=0V. Do đó điện trở của thông lộ cũng lớn hơn. VDS S G D VGS p n+ n- n+ Nối P-N ở vùng thoát được phân p- cực nghịch Hình 10 Trang 96 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử ID P Gate Thông lộ hẹp hơn nên điện VGS = 0 IDSS trở lớn hơn. Có Kênh n- n+ thoát nghĩa là ID và IS Dòng VGS < 0 nhỏ hơn ở cùng bảo một trị VDS khi hòa ID VGS âm hơn giảm Thân P- (Gate) VDS VP P Gate VDS ứng với trị bảo hòa giảm Thông lộ n- n+ thoát Thông lộ nghẽn ở trị VDS thấp hơn khi VGS âm vì thông lộ hẹp Thân P- (Gate) hơn Hình 11 Khi VDS còn nhỏ, ID cũng tăng tuyến tính theo VDS, nhưng khi VDS lớn, thông lộ bị nghẽn nhanh hơn, nghĩa là trị số VDS để thông lộ nghẽn nhỏ hơn trong trường hợp VGS=0V và do đó, dòng điện bảo hoà ID cũng nhỏ hơn IDSS. Chùm đặc tuyến ID=f(VDS) với VGS là thông số được gọi là đặc tuyến ra của JFET mắc theo kiểu cực nguồn chung. ID(mA) VGS = 0V Đặc tuyến |VDS| = |VP|-|VGS| VGS = -1V Vùng bảo hòa (vùng dòng điện hằng số) VGS = -2V VGS = -3V VGS = -4V VDS (volt) 0 VDS=VP=8V VGS = VGS(off) = -8V Hình 12 Khi VGS càng âm, dòng ID bảo hoà càng nhỏ. Khi VGS âm đến một trị nào đó, vùng hiếm chiếm gần như toàn bộ thông lộ và các điện tử không còn đủ năng lượng để vượt qua được và khi đó ID = 0. Trị số của VGS lúc đó gọi là VGS(off). Người ta chứng minh được trị số này bằng với điện thế nghẽn. Trang 97 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử VGS( off ) = VP Vì Vp chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm chạm nhau. Vì vậy, trong vùng bảo hoà ta có: VDS + VGS = VP Vì nối cổng nguồn được phân cực nghịch, dòng điện IG chính là dòng điện rỉ ngược nên rất nhỏ, do đó dòng điện chạy vào cực thoát D được xem như bằng dòng điện ra khỏi cực nguồn S. ID # IS. Không có hạt tải điện di chuyển qua thông lộ (I = I = 0) D S Gate p n+ n+ S D Kênh n- Thân p- Hình 13 So sánh với BJT, ta thấy: IC ≈ IE I D ≈ IS IE IS - VCE + - VDS + E C S D + - + VBE - VCB VGS - + IG (rỉ) ≈ 0 IB n h ỏ B G Hình 14 Thí dụ: một JFET kênh N có IDSS=20mA và VGS(off)=-10V. Tính IS khi VGS=0V? Tính VDS bảo hoà khi VGS = -2V. Giải: Khi VGS=0V ⇒ ID=IDSS=20mA và ID=IS=20mA Ta có: VP = VGS( off ) = 10V và VDS = VP − VGS = 10 − 2 = 8V Trang 98 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử III. ĐẶC TUYẾN TRUYỀN CỦA JFET. Cũng giống như BJT, người ta cũng có 3 cách ráp của FET (JFET và MOSFET): mắc kiểu cực cổng chung (common-gate), cực nguồn chung (common-source) và cực thoát chung (common-drain). D S S D G G Tín hiệu Tín hiệu Tín hiệu Tín hiệu Tín hiệu Tín hiệu vào ra ra ra vào vào G S D Cổng chung Nguồn chung Thoát chung Hình 15 So sánh với BJT NPN, ta thấy có sự tương đương như sau: Các cực Cách mắc FET FET BJT BJT Cực thoát D Cực thu C Cực cổng chung Cực nền chung Cực nguồn S Cực phát E Cực nguồn chung Cực phát chung Cực cổng G Cực nền B Cực thoát chung Cực thu chung Người ta chứng minh được khi VDS có trị số làm nghẽn thông lộ (JFET hoạt động trong vùng bảo hoà), ID và VGS thoả mãn hệ thức: 2 2 ⎡ VGS ⎤ ⎡ VGS ⎤ ⎥ hay I D = I DSS ⎢1 + I D = I DSS ⎢1 − ⎥ ⎢ VGS( off ) ⎥ VP ⎦ ⎣ ⎣ ⎦ Phương trình này được gọi là phương trình truyền của JFET. Các thông số ID và VGS(off) được nhà sản xuất cho biết. Để ý là: VGS và VGS(off) âm trong JFET thông lộ n và dương trong thông lộ p. Người ta cũng có thể biểu thị sự thay đổi của dòng điện thoát ID theo điện thế cổng nguồn VGS trong vùng bảo hoà bằng một đặc tuyến gọi là đặc tuyến truyền bằng cách vẽ đường biểu diễn của phương trình truyền ở trên. - + I D + G ID VDS + - VGS S - - + V V + - VGG VDD Hình 16 Trang 99 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử Đặc tuyến ngõ ra ID(mA) VGS = 0V 12 9 VGS = -1V Đặc tuyến VGS = -2V truyền 6 VGS = -3V 3 VGS = -4V VGS = -6V VDS (volt) -2 0 -8 -6 -4 2 4 6 8 VGS = VGS(off) = -8V VP VGS(off) Hình 17 IV. ẢNH HƯỞNG CỦA NHIỆT ĐỘ TRÊN JFET. ƯỞ Như ta đã thấy trong JFET, người ta dùng điện trường kết hợp với sự phân cực nghịch của nối P-N để làm thay đổi điện trở (tức độ dẫn điện) của thông lộ của chất bán dẫn. cũng như BJT, các thông số của JFET cũng rất nhạy đối với nhiệt độ, ta sẽ khảo sát qua hai tác động chính của nhiệt độ: Khi nhiệt độ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện trở của thông lộ giảm. (ID tăng) thông Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (ID giảm) Do thông lộ tăng rộng theo nhiệt độ nên VGS(off) cũng tăng theo nhiệt độ. Thực nghiệm cho thấy VGS( off ) hay VP tăng theo nhiệt độ với hệ số 2,2mV/10C. 2 ⎡ VGS ⎤ Từ công thức: I D = I DSS ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Cho thấy tác dụng này làm cho dòng điện ID tăng lên. Ngoài ra, do độ linh động của hạt tải điện giảm khi nhiệt độ tăng làm cho điện trở của thông lộ tăng lên nên dòng điện IDSS giảm khi nhiệt độ tăng, hiệu ứng này làm cho ID giảm khi nhiệt độ tăng. Tổng hợp cả hai hiệu ứng này, người ta thấy nếu chọn trị số VGS thích hợp thì dòng thoát ID không đổi khi nhiệt độ thay đổi. Người ta chứng minh được trị số của VGS đó là: Trang 100 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử VGS = VP − 0,63V với VP là điện thế nghẽn ở nhiệt độ bình thường. Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số. 250 450 ID VGS = 0 ID g i ả m VGS = -1V |VGS| = |VP|-0,63V ID tăng VDS 0 Hình 18 ID ID VGS = -0V 0 0 0 -55 C 25 C +150 C VGS = -1V IDSS |VGS| = |VP|-0,63V (VDS cố định) -100 -50 0 50 100 0 t0C VGS(off VGS 150 |VGS| = |VP|-0,63V Hình 19 Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate leakage current). Dòng IGSS được nhà sản xuất cho biết. dòng rỉ IGSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C. Trang 101 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử ( t − 25 ) I GSS (t 0C ) = I GSS (250 C )2 10 D IGSS G VDS = 0V S VGG Hình 20 V. MOSFET LOẠI HIẾM (DEPLETION MOSFET: DE MOSFET) Ta thấy rằng khi áp một điện thế âm vào JFET kênh N thì vùng hiếm rộng ra. Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên. Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS. Bây giờ, nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm sẽ hẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng ra và điện trở thông lộ giảm xuống, kết quả là dòng điện ID sẽ lớn hơn IDSS. Trong các ứng dụng thông thường, người ta đều phân cực nghịch nối cổng nguồn (VGS âm đối với JFET kênh N và dương đối với JFET kênh P) và được gọi là điều hành theo kiểu hiếm. JFET cũng có thể điều hành theo kiểu tăng (VGS dương đối với JFET kênh N và âm đối với JFET kênh P) nhưng ít khi được ứng dụng, vì mục đích của JFET là tổng trở vào lớn, nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào, do đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tối đa là 0,2V (trị số danh định là 0,5V). Trang 102 Biên soạn: Trương Văn Tám

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2430 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.