452
điện vào trong điện trở R0, điện áp trong dây 0 sẽ bằng 0, và nó thay thế cho
a0. Các mạch điện khác sẽ chuyển các giá trị của ai đến đầu ra của chúng. Nếu,
nói một cách khác, a0 không bằng maxi, thì đầu ra của các bộ vi phân sẽ không
bằng không. Các mạch điện tuyệt đối sẽ tạo ra một giá trị có thể để mở các
chuyển mạch sw01 và sw02. a0 bây giờ sẽ theo dây 0, và giá trị cực đại, maxi,
sẽ bị chuyển tới mạch điện con tiếp theo. Chú ý rằng R0 = R1 = … = R8.
Chú ý rất nhiều phần tử trong mạch điện bao gồm các khối của hình 16.39
được biết, nó rất dễ cho bài tập xây dựng mạch điện cho lọc trung vị. Chú ý
rằng trong hình 16.39 các mạch điện 2 đến 5 có cùng một thiết kế. Cấu trúc
này hoàn toàn là một cấu trúc pipeline. Rõ ràng thiết kế này có thể dùng cho
xử lý video thời gian thực.
Bài tập 16.8 Đưa ra một mô phỏng SPICE trên các mạch của hình 16.41 và
16.42. Cho các khuếch đại thuật toán dùng các tham số của một kiểu video mà
thường được tìm thấy trong sổ tay cung cấp bởi nhà sản xuất.
16.10 Nhân đôi số dòng quét trong máy thu TV trong EDTV thời
gian thực
Lọc 2-D thời gian thực làm độ nổi các chi tiết như trong hệ thống truyền
hình EDTV đề cập trong chương 14. Khái niệm này đòi hỏi một số dòng nhân
gấp đôi số dòng tại máy thu so với các tiêu chuẩn truyền hình thông thường.
Nó sẽ cho ta các TV các các ảnh chất lượng cao hơn mà không cần thiết chi
phí để chuyển sang hệ truyền hình HDTV. Các chuẩn HDTV có rất nhiều vấn
đề, một trong số đó là khả năng tương thích với các hệ truyền hình trước. Các
vấn đề khác của HDTV đã được đề cập trong chương 14. Nếu chúng ta giữ lại
các tiêu chuẩn truyền hình hiện nay và thiết kế các TV như HDTV, chúng ta sẽ
có được chất lượng ảnh truyền hình như trong HDTV mà không cần thay đổi
hệ truyền hình.
453
Hình 16.44 Phóng đại ảnh.
Để nhân đôi số dòng trong xử lý thời gian thực đòi hỏi một số kỹ thuật thiết
kế mạch mới. Chúng ta sẽ dùng một phương pháp nội suy mảng cung cấp
trong chương 7 (hình 7.8), theo sau bằng một bộ lọc thông cao 2-D (HPF) thiết
kế để loại trừ các tác động mờ trong nội suy. Có thể nhắc lại, phép nội suy có
thể thực hiện bằng lọc FIR, và HPF, mà sẽ phụ thuộc vào chọn lựa nội suy
mảng và không trên ảnh, có thể thiết kế qua các phương pháp trong chương 10
trên ảnh hoặc đơn giản bằng các thử nghiệm và sửa sai (xem 8.2 trong chương
8). HPF cũng có thể thay thế bằng một LPF theo sau một HPF như miêu tả
trong phần 8.4 (chương 8). Nguyên tắc có thể miêu tả bằng sơ đồ khối trong
hình 16.44. Sơ đồ có thể biểu diễn theo:
1. Một số hoá từ ảnh (512 512 điểm) được viết trong bộ nhớ đọc/viết tại
một vùng bất kỳ nào bên trong được cho hàng và cột.
2. Ảnh được đưa ra và đưa qua một mảng nội suy (thực hiện như một bộ lọc
FIR) để cung cấp chúng ta một ảnh có độ phân giải nhân đôi. Vì thế, một
ảnh 1024 1024 được định dạng.
3. Đầu ra của các bộ lọc FIR được cho qua HPF để cung cấp một ảnh rõ nét
hơn.
4. Ảnh được chuyển sang dạng tương tự và hiện lên một màn hình 1024
1024.
5. Để thời gian đọc ảnh vào bộ nhớ (1/30 giây) bằng thời gian viết ảnh ngoài
bộ nhớ, lúc đọc phải gấp bốn lần tốc độ mà ảnh được viết trong bộ nhớ.
Chú ý rằng:
454
x512x512
f
1
=
sec
60
1
= time write 30
1
60
1
Ở đây f = tần số lấy mẫu của tín hiệu vào = 512/H, ở đây H là một dây trễ.
Ảnh trong chuẩn NTSC được chia làm hai ảnh và mỗi ảnh được viết trong thời
gian thực hoặc 1/60 giây. Nếu f1 là tần số mà ảnh được đọc ra ngoài bộ nhớ,
thì
512512
10241024
1
1
f
4
=
f
1
= time read
Nếu thời gian đọc sẽ bằng thời gian viết, thì
f1 = 4 f
Phương pháp này sẽ thích hợp cho các ứng dụng xử lý không thời gian thực.
Nó có khả năng xử lý một ảnh một lần, và không một dãy ảnh đến tại tốc độ
30 khung hình/giây. Khi đọc từ bộ nhớ R/W và đang xử lý ảnh hiện tại chúng
ta không thể xử lý nối tiếp ảnh. Lý do là chúng ta không thể đọc và viết cùng
một thời điểm vào bộ nhớ. Vì thế khi đọc một ảnh ra ngoài bộ nhớ, chúng ta
phải tìm cách nào đó để viết ảnh tiếp theo. Giải pháp là dùng hai mảng bộ nhớ
như trong hình 16.45. “Thanh ghi địa chỉ chế độ viết” quản lý quét xen kẽ và
viết vào vị trí xấp xỉ trong bộ nhớ R/W cho trong hình 16.44. “Thanh ghi địa
chỉ chế độ đọc” đọc 1-MB mảng bộ nhớ tại gấp bốn lần tốc độ nó được viết.
Phép nội suy và lọc HP xử lý gấp bốn lần tần số lấy mẫu dòng f. Ảnh ra là một
ảnh 1024 1024, với một ảnh mới tất cả 1/30 giây. Sự sắp xếp trong hình
16.45 là toàn bộ khi đọc một ảnh được đưa ra từ một mảng bộ nhớ, viết ảnh
455
tiếp theo được đưa ra từ một mảng bộ nhớ khác, và vì vậy không có ảnh nào bị
mất trong khi xử lý. Sự chỉ rõ f trong hình 16.45 dựa trên tần số lấy mẫu dọc
theo một dòng và 1/H cho tần số dòng.
Hình 16.45 Gấp đôi ảnh trong thời gian thực; f là tần số lấy mẫu, H là khoảng
thời gian của một dòng quét ngang.
Theo sơ đồ 16.45 chúng ta sẽ thấy: ảnh quét được chuyển sang dạng số qua
bộ biến đổi A/D. WR/ là một xung nhịp với chu kỳ bằng hai khung hình, cụ
thể 1/30 + 1/30 giây = 1/15 giây. Nó là “cao” cho 1/30 giây và “thấp” cho 1/30
giây tiếp theo. Khi WR /cao, mảng bộ nhớ cao R/W trong sẽ trong chế độ viết,
và mảng bộ nhớ thấp sẽ trong chế độ đọc. Ảnh vào được viết ở tần số lấy mẫu
f và 1/H. ảnh trước đó, sẽ được chứa trong mảng bộ nhớ thấp nhất, và được
đọc tới bộ lọc nội suy tại tần số 4f theo hướng x (theo một hàng) và 2/H theo
hướng y (gấp đôi tần số dòng).
Chú ý rằng nếu H1 là tốc độ quét tại các dòng được đọc ra ngoài từ bộ nhớ
(dây trễ cho ảnh ra), thì
H H
512 1024
1 hoặc 1 2
1
H H
Một sơ đồ chi tiết cho thanh ghi địa chỉ chế độ viết được cho trong hình
16.46a. Thanh ghi x tạo ra các địa chỉ bằng 2n (n = 0,1,2,…,511), và thanh ghi
y tạo ra các địa chỉ từ 4m cho ảnh 0 và 4m + 2 cho ảnh 1 (xem hình 16.46b).
Chú ý là một khung hình thì gồm hai ảnh con cung cấp chu kỳ 1/60 cho mỗi
khung. Điều này cho phép loại bỏ hiện tượng rung hình, và cùng một thời gian
cho phép tín hiệu video truyền trong dải băng 5.5 MHz thay thế cho dùng dải
băng 11 MHz. Bởi vì LSB cho địa chỉ x được đặt về không, địa chỉ x sẽ còn lại
một số đòi hỏi. Thanh ghi Y, nói một cách khác, có các bit của nó tại vùng 0
và 2 được đặt bằng 0, trong khi bit 1 xen kẽ giữa 0 và 1 với xung đồng bộ
mành. Cho ảnh 0, bit 1 là 0, và cho ảnh 1, bit 1 được đặt lên 1 qua bộ đếm 1
bit. Điều này đỏi hỏi một địa chỉ y.
456
Hình 16.46 (a)Thanh ghi địa chỉ chế độ viết; (b) Định vị trong bộ nhớ R/W
trường 0 và trường 1 được ghi ở đó.
Hình 16.47 Thanh địa chỉ chế độ đọc.
Một sơ đồ chi tiết cho thanh ghi địa chỉ chế độ đọc được cung cấp trong
hình 16.47. Bộ đếm 10 bit được kích bằng xung nhịp có tần số 4f cho bộ đếm
X và 2/H cho bộ đếm Y. Cần phải chú ý là bộ đếm X và bộ đếm Y được xoá
dùng xung đồng bộ mành cho cả thanh ghi địa chỉ chế độ đọc và viết.
Phần cứng mô phỏng giả thiết nội suy theo sau một HPF. Phương pháp này
được mô tả trong chương 9, phần 9.8 (xem hình 9.11) cũng có thể thực hiện
dùng cùng một kỹ thuật phần cứng, với chấp nhận rằng HPF được thay thế
bằng bộ lọc thông thấp IIR toàn bộ các hệ số cho trong bảng 9.3, và bộ lọc nội
suy là một mảng sao lại 2 2. Một bộ lọc thông thấp có thể dùng để nội suy
như miêu tả trong chương 8.
Chú ý rằng, mặc dù thiết kế đã được đưa ra cho nhân đôi ảnh lên 1024
1024 điểm từ 512 512 điểm, nó yêu cầu chỉ thay đổi nhỏ khi cần chuyển
sang 700 525 điểm trong chuẩn NTSC. Nó cũng áp dụng lên bất kỳ chuẩn
truyền hình nào, như cả PAL và SECAM.
Thiết kế trên yêu cầu dùng hai mảng 1 MB bộ nhớ. Phần cứng có thể phát
triển lớn hơn nếu một thực hiện mà hầu hết các phương pháp không gian cho
phóng đại ảnh thay thế bởi lọc 2-D. Cho ví dụ, nội suy dùng hàm chuông là cơ
bản thay thế cho một hàm bậc ba. Nội suy dựa trên các phương pháp lấy mẫu
được thay thế theo bởi một bộ lọc thông thấp 2-D vuông đối xứng. Thay thế
cho việc dùng hai mảng bộ nhớ 1-MB chúng ta có thể viết ảnh trong 2 mảng
bộ nhớ 512 512 như giới thiệu trong hình 16.48. Các bộ đếm cho các thanh
ghi địa chỉ trong chế độ viết được thiết kế để viết hai ảnh trong một khung