Email liên h: hoangquang.dientu@gmail.com
Email liên h: hoangquang.dientu@gmail.com
Nhn thc hin hoặc hưng dn thiết kế s dng ngôn ng Verilog HDL trên FPGA
KIT DE1 DE2. Chi tiết xin liên h email. Địa ch: Tp. H Chí Minh
Đối tưng: Sinh viên và các bn có nhu cu v thiết kế s
Phương thức liên h:
c 1: Qua email hoangquang.dientu@gmail.com để tha thun v cách thc làm vic,
báo giá, ..
c 2: Gp mặt trao đổi liên h qua điện thoi trong sut thi gian thc hin (Chú ý:
Các bn cn liên h qua email trước để bên mình còn đánh giá xem xét xem th
thc hiện được ko và thc hiện như thế nào.
Kh năng:
- Cung cp tài liệu và hướng dn, bán tài liu
- Cung cấp sơ đồ thiết kế
- Cung cp code
- Cung cp kết qu mô phng
- Dy cách thc hin thiết kế (dy thiết kế, dy Verilog, hướng dn thc hin 1 thiết
kế c th, ...)
Email liên h: hoangquang.dientu@gmail.com
NG DN S DNG CƠ BẢN PHN MM MÔ
PHNG MODELSIM
Phiên bn ModelSim Altera Starter Edition 6.4a
1. Giao din khi đng
2. To Project mi File/New/Project
Email liên h: hoangquang.dientu@gmail.com
Hin ra hp thoi
Email liên h: hoangquang.dientu@gmail.com
Click Browse... Project Location để chọn đường dẫn cho project được lưu. đây, một
thư mục modelsim_test được to trong đĩa D.
Sau khi OK, click vào ô Project Name để đặt tên project. Chú ý, nên đt tên project trùng
vi tên thư mc và trùng vi tên file top ca RTL code.
Nếu thư mục project được to mi thì thông báo sau s hin ra, click OK.
3. To hoc thêm file RTL code vào project va to
Sau bước trên đây, hộp thoi sau s hin ra
Email liên h: hoangquang.dientu@gmail.com
Create New File: To File code mi nếu chưa . Điền tên file vào File name.
Chn loi file mun to ti Add file as type. Chọn thư mục muốn lưu, mắc định c
để Top Level.
Add Existing File: Thêm các file code đã viết sn (1 hoc nhiều file đều đưc)
Ti File Name, click Browse ... dẫn đến file code cn thêm (tt nhất file này nên đặt vào
trong thư mục project đã to), th cùng lúc chn nhiều file để thêm. Sau khi đã c
file code và testbench trong th Project thì bắt đầu thc hin bin dch và mô phng.