TR NG Đ I H C K THU T CÔNG NGHI P ƯỜ Ệ Ạ Ọ Ậ
Ỹ KHOA ĐI N TỆ Ử B môn: K thu t máy tính ộ ậ ỹ
Ỏ
Ọ
Ầ
Ế Ạ
Ầ
Ế
Ế
NGÂN HÀNG CÂU H I THI K T THÚC H C PH N H C PH N: THI T K VI M CH VLSI VÀ ASIC Ọ (3 TÍN CH )Ỉ
Ạ Ọ Ọ Ạ Ậ Ế
DÙNG CHO ĐÀO T O B C Đ I H C THEO H C CH TÍN CH Ỉ CHUYÊN NGÀNH TIN H CỌ
THÁI NGUYÊN – 7/2007
TR NG Đ I H C Ạ Ọ Ộ Ộ Ủ C NG HOÀ XÃ H I CH NGHĨA VI T NAM Ệ Đ c l p – T do – H nh phúc ộ ậ ự ạ ƯỜ Ậ Ỹ Ệ
K THU T CÔNG NGHI P Khoa Đi n tệ ử B môn: K thu t máy tính
ộ
ậ
ỹ
Thái Nguyên, ngày 10 tháng 8 năm 2007
Ỏ
NGÂN HÀNG CÂU H I THI THI T K VI M CH VLSI VÀ ASIC Ạ Ế Ế
S d ng cho h đ i h c theo các chuyên ngành: ệ ạ ọ ử ụ Tin h c.ọ
1. N I DUNG ĐÁNH GIÁ THI K T THÚC H C PH N Ộ Ọ Ầ Ế
ữ ụ ụ ụ
ụ ng trình ượ ế ế c nh ng công c chính (các ph n m m chuyên d ng) ph c v ầ t k các vi m ch chuyên d ng và các h đi u hành, ch ụ ề ệ ề ươ ạ
Sinh viên n m đ ắ t k , t đ ng thi ế ế ự ộ ng ng. ươ ứ cho thi d ch t ị
2. PH
t v i th i l ng 90 phút, ch m đi m theo thang ế ớ ờ ượ ể ấ NG PHÁP ĐÁNH GIÁ ƯƠ Thi k t thúc h c ph n là thi vi ọ ế ầ
đi m 10. ể
3. NGUYÊN T C T H P Đ THI Ắ Ổ Ợ Ề
ỏ h p t c t ượ ổ ợ ừ ậ 2 câu h i lý thuy t (ph n 4.1; 4.2) và 2 câu h i bài t p ế ầ ỏ ỏ
- M i đ thi có 4 câu h i. ỗ ề - M i đ thi đ ỗ ề ầ
(ph n 4.3; 4.4). 4. NGÂN HÀNG CÂU H IỎ
4.1. CÂU H I LO I 1 (2 ĐI M) Ể Ạ
c c b n trong ch t o ch t bán d n Silic là gì? ẫ
ườ
ể ạ
c đ c, ghi RAM tĩnh
ướ ọ c đ c ROM. ầ ử ớ ầ ử ớ ấ ấ ướ ọ
nh RAM tính. Các b nh ROM. Các b t gi a full-custom ASIC và semicustom ASIC t gi a các ASIC d a trên cell chu n, d a trên d i c ng và Ỏ 1. Các b ấ ế ạ ướ ơ ả 2. So sánh transistor tăng c ng nMOS và cMOS 3. So sánh chuy n m ch dùng nMOS và pMOS. 4. Trình bày c u trúc c a m t ph n t ủ 5. Trình bày c u trúc c a m t ph n t ủ 6. Trình bày và phân bi ệ 7. Trình bày s khác bi ệ ộ ộ ữ ữ ả ổ ự ự ẩ
c
c trong lu ng thi t k m t ASIC ướ ồ ế ế ộ
c a ASIC bao g m chi phí linh ki n, NRE và s ế ủ ệ ồ ố
ng hòa v n ự l p trình đ ậ ượ 8. Lu ng thi t k là gì? Trình bày các b ế ế ồ 9. Trình bày nguyên lý kinh t ố l ượ
2
trong thi 10. Ý nghĩa c a th i gian thi ủ ờ ế ậ t l p và th i gian gi ờ ữ t k ? ế ế
4.2. CÂU H I LO I 2 (2 ĐI M)
Ạ
Ỏ ư ệ Ể ử ụ ư ệ
1. Th vi n Cell là gì? S d ng th vi n cell nh th nào 2. Trong m ch tích h p, các transistor đ c s d ng làm chuy n m ch nh th ư ế ượ ử ụ ạ ợ ư ế ể ạ
nào?Cho m t ví d c th ộ
t s khác bi ụ ụ ể ệ ự ệ
t gi a b ch t và flip-flop c c a cell và c ng đ kích nh h ộ 3. Trình bày và phân bi 4. C ng đ kích c a Cell là gì? Kích th ủ ữ ộ ố ướ ủ ườ ả ộ ưở ng
nh th nào đ n quá trình thi ế t gi a cell đ ng d n d li u, cell chu n và cell logic d i c ng ẩ ữ
c cell và đ ườ t k ? ế ế ư ế 5. Phân bi ẫ ữ ệ ệ 6. Cell là gì? Cell có t m quan tr ng th nào? Trình bày v kích th ọ ả ổ ướ ườ ầ ế ề ộ
kích c a chúng ủ
7. Công ngh l p trình FPGA g m có nh ng công ngh nào? Trình bày s l c v ơ ượ ề ứ ệ ồ
8. Công ngh l p trình FPGA g m có nh ng công ngh nào? Trình bày s l c v ơ ượ ề ứ ệ ồ
9. Công ngh l p trình FPGA g m có nh ng công ngh nào? Trình bày s l c v ơ ượ ề ứ ệ ồ
ệ ậ công ngh ph n c u chì. ệ ả ầ ệ ậ công ngh SRAM. ệ ệ ậ công ngh EPROM. ệ
10. Trình bày và so sánh công ngh thi t k m ch đ m ngõ vào s d ng CMOS và ệ ế ế ạ ử ụ ệ
4.3. CÂU H I LO I 3 (3 ĐI M)
TTL
Ỏ Ạ Ể
t k chip CMOS ạ ế ế
c nào? Cho t k chip CMOS g m nh ng b ồ ữ ướ
bào chu n đi n hình. 1. Trình bày và so sánh các lo i thi 2. Thi bi ế ế ế ể
bào chu n trong thi t k t ế ế ế ẩ t m t sô th vi n t ư ệ ế ẩ ộ c u hình transistor EPROM, EEPROM và SRAM
ậ
ủ ủ
ủ ậ ả
ủ ể
bào vĩ mô h PLD MAX 3000A ủ ế ư
4.4. CÂU H I LO I 4 (3 ĐI M)
3. So sánh y u t ế ố ấ 4. So sánh m ng c ng l p trình XILINX và FPGA c a hãng Algotronix ổ ả 5. So sánh FPGA c a Concurrennt Logic và FPGA c a hãng Algotronix ủ 6. So sánh m ng c ng l p trình XILINX và PLD c a Altera ổ 7. Trình bày nh ng u đi m c a PLD Altera ữ ư 8. Phân tích c u trúc, đ c tr ng c a t 9. Xây d ng s đ s d ng các transistor MOS ho t đ ng nh các chuy n m ch. ọ ạ ộ ư ể ạ
ặ ấ ơ ồ ử ụ Ể Ạ ự Ỏ
i vào. ự ộ ố
ộ ộ ợ ớ ự
1. Phân tích và xây d ng b đa h p 4 l 2. Xây d ng b c ng có xung nh RCA. Đ gi m trì hoãn ta có th dùng cách nào? ề 3. Các cell I/O có ch c năng gì? Trình bày c u trúc c a m t b đ m ngõ ra 2 chi u, ể ộ ộ ệ ể ả ấ ứ ủ
3 tr ng thái? ạ
ủ ạ
ổ
4. Xây d ng và phân tích mô hình trì hoãn c a m ch logic CMOS. 5. Xây d ng và phân tích c ng đ o CMOS. ớ ổ 6. Xây d ng và phân tích ho t đ ng c a c ng đ o 3 tr ng thái, so sánh v i c ng ủ ổ ả ạ ộ ự ự ự ả ạ
3
ng. đ o CMOS thông th ả ườ
ế ế ấ ế ế ấ ế ế ấ
t k c u trúc và v t lý c a c ng NAND. ậ ủ ổ t k c u trúc và v t lý c a c ng NOR ủ ổ ậ t k c u trúc và v t lý c a c ng c ng CMOS đ n gi n. ủ ổ ậ ạ ể ơ ộ c đi m c a m ch c ng bit n i ti p, c ng l u s nh và c ng ố ế ộ ộ ư ố ả ộ ượ ủ ớ
7. Thi 8. Thi 9. Thi 10. So sánh u nh ư c ng truy n ề ổ
11. Xây d ng b đ m không đ ng b , so sánh v i b đ m đ ng b . ộ ớ ộ ế ộ ế ự ồ ộ ồ
THÔNG QUA B MÔN Ộ Ộ Ồ
TR ƯỞ NG B MÔN Ộ Ọ Ệ Ử
THÔNG QUA H I Đ NG KHOA H C GIÁO D C KHOA ĐI N T Ụ CH T CH Ủ Ị
4
TS. Nguy n H u Công ữ ễ
