GV: LÊ LÝ QUYÊN QUYÊN
THIẾT KẾ VI MẠCH SỐ VỚI HDL
Đại Học Công Nghiệp TP HCM
Bộ môn Điện Tử y Tính
Khoa Công Nghệ Điện Tử
THIẾT KẾ VI MẠCH SỐ VỚI HDL
Chương 3:
Ngôn ngữ tả phần cứng
Verilog HDL
Bộ môn Điện Tử y Tính
Khoa Công Nghệ Điện Tử
I. Giới thiệu
- Verilog ngôn ngữ tả phần cứng,được sử
dụng trong việc thiết kế các các hệ thống số, các
mạch tích hợp...
- Verilog lần đầu được giới thiệu vào năm 1984 bởi
công ty Gateway Design Automatic. Năm
1995 Verilog chính thức được chuẩn hóa bởi tổ chức
IEEE.
- Verilog được dùng để xây dựng các ứng dụng trên
nền các công nghệ như FPGA, CPLDs
Bộ môn Điện Tử y Tính
Khoa Công Nghệ Điện Tử
1. Các mức tả trong Verilog
- Algorithmic level : sử dụng các phát biểu if, case
and loop statements..
- Register transfer level (RTL) : sử dụng các thanh
ghi liên kết các biểu thức boolean
- Gate level : kết nối mạch dưới dạng các cổng
logic AND, NOR.
- Switch level : kết nối mạch dưới dạng các MOS
transistors bên trong các cổng logic AND, NOR.
I. Giới thiệu
Bộ môn Điện Tử y Tính
Khoa Công Nghệ Điện Tử
2. Cấu trúc một module trong verilog
dụ:
I. Giới thiệu