Tuyển tập Hội nghị Khoa học thường niên năm 2024. ISBN: 978-604-82-8175-5
354
NGHIÊN CỨU TỔNG QUAN MẠCH LÁI
ĐƯỢC SỬ DỤNG TRONG ĐIỆN TỬ CÔNG SUẤT
Bùi Văn Đại, Phạm Đức Đại
Trường Đại học Thủy lợi, email: buidai68@gmail.com
1. GIỚI THIỆU CHUNG
Các bộ biến đổi điện tử công suất chiếm
vai trò quan trọng và cốt lõi trong các ứng
dụng liên quan tới năng lượng xanh và bền
vững (năng lượng gió, năng lượng mặt trời,
xe điện…), và do đó ngày càng được chú
trọng nghiên cứu và phát triển. Một phần rất
quan trọng trong các bộ biến đổi đó là các
mạch lái (gate driver). Đặc biệt, cùng với sự
ra đời của nhiều dòng khóa đóng cắt hiện đại
(SiC, GaN..), vai trò của các mạch lái càng
được đề cao. Tuy nhiên, việc nghiên cứu về
chúng chưa được phổ biến rộng rãi. Trong
bài báo này, nhóm tác giả hệ thống các
nghiên cứu và đặc điểm chính cần có của
mạch lái ; và giới thiệu mô phỏng để thử
nghiệm các van thế hệ mới (GaN) với hệ
thống kiểm tra xung đôi (Double pulse test).
2. CÁC ĐẶC ĐIỂM CHÍNH CỦA MẠCH LÁI
2.1. Mạch lái van phía cao và thấp (high
side and low side)
(a) (b) (c)
Hình 1. Các cấu hình mạch lái: (a) Van phía
thấp; (b) Van phía cao ; (c) Kết hợp lái van
phía cao và thấp trong cấu hình nửa cầu.
Các van mắc trong cùng một nhánh thường
được chia làm nhóm van phía cao và phía
thấp, chính vì vậy mạch lái dành cho các van
này cũng yêu cầu các đặc điểm khác nhau. Ví
dụ ở mạch nửa cầu trên hình 1(c), van phía
dưới có sẵn điểm nối đất, do vậy mạch lái có
yêu cầu đơn giản hơn và thường không cần
yêu cầu cách ly. Tuy nhiên van phía trên do
không có điểm đất chung với hệ thống nên
yêu cầu dịch mức (level shiter) như mô tả
trong hình 1(b). Hơn nữa, mạch lái cho van
phía cao thường có yêu cầu về cách ly.
2.2. Mạch cách ly và không cách ly
(a) (b)
Hình 2. (a) Mạch cách ly; (b) Mạch không
cách ly cho cấu hình nửa cầu dùng GaN.
Cấu hình mạch cách ly được thể hiện trên
hình 2(a), các mạch lái được cách ly bằng
máy biến áp ; vì vậy chúng hoạt động tương
đối độc lập với nhau.
Ở hình 2(a) là mạch lái không cách ly. Do
không sử dụng máy biến áp nên tiết kiệm
được chi phí. Để tránh xung đột về điện áp,
mạch cần dùng một số cấu hình đặc biệt, ví dụ
như mạch bootstrap. Tuy nhiên khi đó mạch
lái van phía trên và dưới là có ràng buộc với
nhau, ví dụ là bù của nhau (complimentary) ;
và vì vậy không thể thực hiện được một số
thuật toán chuyên dụng đòi hỏi chúng phải
hoạt động độc lập (ví dụ như kỹ thuật phát
xung bất đối xứng - aymmetrical PWM).
Tuyển tập Hội nghị Khoa học thường niên năm 2024. ISBN: 978-604-82-8175-5
355
2.3. Quá trình đóng cắt của van
(a) (b)
(c)
Hình 3. (a) Sơ đồ mạch lái và van ;
(b) Quá trình van mở;
(b) Mạch vòng khi van đóng và mở.
Mô hình kết nối của mạch lái và van được
thể hiện ở hình 3(a). Điện trở Ron và Roff được
sử dụng trong quá trình van mở và đóng riêng
biệt nhau. Vì vậy các mạch vòng khi đóng và
mở được mô hình như trên hình 3(c). Quá
trình khóa mở được thể hiện trên hình 3(b),
khóa trải qua khoảng thời gian của hiệu ứng
Miller trước khi mở hoàn toàn. Và vì vậy, tổn
hao khi mở được thể hiện như trên hình.
2.4. Mạch có cộng hưởng và không cộng
hưởng
Khi ta mô hình hóa mạch sạc thông qua
việc sạc tụ chân G của van (Cg) và điện áp
cấp của nguồn (VDRV), dễ dàng nhận ra:
2
05
out g DRV
E.*C*V (1)
(a) (b)
Hình 4. Sơ đồ tương đương cho sạc Cg:
(a) Mạch lái không cộng hưởng;
(b) Mạch lái có cộng hưởng.
Khi quá trình sạc bắt đầu, Vgs= 0, do đó
VDRV rơi hoàn toàn trên điện trở Rloop, và gây
ra tổn hao lớn. Khi Vgs tăng lên, điện áp rơi
trên Rloop giảm xuống và tổn hao sẽ giảm theo.
Với mạch lái có cộng hưởng, bằng cách
tận dụng Lloop, tổn hao có thể được tối giản và
hiệu suất vì vậy sẽ tăng lên.
2.5. Chuyển mạch cứng và chuyển mạch
mềm
(a) (b)
Hình 5. Quá trình chuyển mạch:
(a) Chuyển mạch cứng; (b) Chuyển mạch mềm.
Quá trình chuyển mạch tiêu biểu đã được
nêu trên hình 3(b), về cơ bản đó là chuyển
mạch cứng như mô tả ở hình 5(a). Khi kỹ
thuật chuyển mạch mềm được sử dụng, dòng
điện qua van bắt đầu tăng khi điện áp đặt trên
van đã về không; và vì vậy hiệu ứng Miller
không xảy ra và tổn hao chuyển mạch hầu
như là không đáng kể.
2.6. Mạch lái đơn mức, đôi mức và ba
mức điện áp
Hình 6. Ảnh hưởng của mạch lái đơn mức,
đôi mức và đa mức
Ảnh hưởng của mạch lái đơn mức, đôi
mức và đa mức được minh họa trên hình 6. Ở
mạch lái đơn mức, do trạng thái khóa được
thực hiện ở mức điện áp 0 V, điều này dễ gây
ra quá trình “turn-on” lỗi khi có tín hiệu
không mong muốn, bù lại tổn hao do dòng
Tuyển tập Hội nghị Khoa học thường niên năm 2024. ISBN: 978-604-82-8175-5
356
ngược là thấp. Ngược lại mạch lái đôi mức
do khóa ở điện áp âm nên không có trường
hợp mở không mong muốn, nhưng tổn hao
do dòng ngược sẽ cao.
Mạch lái đa mức khắc phục được cả hai
điểm yếu trên, tuy nhiên đòi hỏi nhiều hơn về
phần cứng và do đó chi phí sẽ cao hơn.
3. MÔ PHỎNG KIỂM TRA XUNG ĐÔI
VỚI VAN THẾ HỆ MỚI GaN
Hình 7. Kết quả mô phỏng test xung đôi
với van 400V/30A
Các van, đặc biệt là van thế hệ mới (GaN,
SiC..) thường dùng hệ thống test xung đôi
(Double pulse test) để kiểm tra đặc tính đóng
mở, cũng như xác định tổn hao khi đóng mở
của van. Đồng thời, tốc độ đóng cắt của van
cũng sẽ được thể hiện. Thông qua đó, kỹ sư
thiết kế mạch lái có thể lựa chọn và chỉnh
định các tham số cho phù hợp.
Ở đây, một mô phỏng test xung đôi được
sử dụng trên phần mềm Ltspice, và kết quả
được nêu trên hình 7. Kết quả cho thấy khá
tương đồng với lý thuyết và thực nghiệm về
van GaN. Khi phóng to kết quả, ta có thể xác
định thời gian đóng, mở, đặc tính, cũng như
tổn hao đóng và mở (Eon, Eoff). Mô phỏng có
thể sử dụng cho các van khác nhau bằng cách
sử dụng các mô hình van trong thư viện của
Ltspice hoặc thay tham số van phù hợp, (do
hạn chế về số trang, kết quả chi tiết sẽ được
trình bày ở các bản full-paper).
4. KẾT LUẬN
Trong khuôn khổ bài báo, các đặc điểm
quan trọng của mạch lái đã được hệ thống và
phân tích. Đồng thời kết quả mô phỏng để
kiểm tra van thế hệ mới (GaN) với hẹ thống
test xung đôi cũng đã được giới thiệu.
5. TÀI LIỆU THAM KHẢO
[1] Wicht, B., Wittmann, J., Seidel, A., &
Schindler, A. (2016). Wideband continuous-
time ADCs, Automotive electronics, and
power management - advances in analog
circuit design 2016. In: A. Baschirotto, P.
Harpe, & K. A. A. Makinwa, High-voltage
fast-switching gate drivers. Berlin, Heidelberg:
Springer. Chap. 9. ISBN: 978-3-319-41670-0
[2] Seidel, A., Costa, M. S., Joos, J., & Wicht,
B. (2015). Area efficient integrated gate
drivers based on high-voltage charge storing.
In: IEEE Journal of Solid-State Circuits,
50(7), 1550-1559. ISSN: 0018-9200.
[3] GS66508T, Top-Side Cooled 650 V E-Mode
GaN Transistor, Preliminary Datasheet
(2018). GaN Systems Incorporation
[4] Fichtenbaum, N., Giandalia, M., Sharma,
S., & Zhang, J. (2017, September). Half-
bridge GaN power ICs: Performance and
application. IEEE Power Electronics
Magazine, 4(3), pp. 33-40. Navitas driver.
ISSN: 2329-9207.
[5] LMG3410 600-V 12-A Integrated GaN
Power Stage (2017, April). Texas
Instruments Incorporated.
[6] Seidel, A., & Wicht, B. (2018). Integrated
gate drivers based on high-voltage energy
storing for GaN transistors. In: IEEE
Journal of Solid-State Circuits, 53, pp. 1-9.
ISSN: 0018-9200.
[7] Wolfgang, F., & Ziqing, Z. (2018). Turn-on
performance comparison of current-source
vs. voltage-source gate drivers. Infineon
Technologies AG.