Báo cáo thc tp tt nghip Dương Tun Linh – TĐH K47
Trang 48
Cách lp trình cho S7-200 nói rng và cho các PLC ca Siemens nói
chung da trên hai phương pháp cơ bn: phương trình hình thang (Ladder
Logic - LAD) phương pháp lit kê lnh (Statement List - STL). Vi
chương tnh viết theo kiu LAD: thiết b lp tnh s t to ra mt chương
trình theo kiu STL tuy nhiên ngược li không phi mi chương trình viết
theo kiu STL cũng có th chuyn sang được dng LAD.
3.1.1 Khái nim v phương pháp lp trình LAD:
LAD là mt ngôn ng lp trình bng đồ ha. Nhng thành phn dùng
trong LAD tương ng vi các thành phn ca bng điu khin bng rơle.
Trong các chương trình LAD các phn t cơ bn dùng để biu din lnh
logic như sau:
Tiếp đim (contact): là biu tượng (symbol) t các tiếp đim ca
rơle. Các tiếp đim có th là thường h ( ) hoc thường đóng ( ).
Cun dây (coin): là biu tượng ( )mô t rơle được mc theo
chiu dòng đin cp cho rơle.
Hp (box): là biu tượng mô t các hàm khác nhau, nó làm vic khi
dòng đin đến hp. Nhng dng hàm thường được biu din bng hp là các
b định thi (timer), b đếm (counter) và các hàm toán hc. Cun dây các
hp phi được mc đúng chiu dòng đin.
Mng LAD: là đường ni các phn t thành mt mch hoàn thin, đi
t đường ngun bên trái sang đường ngun bên phi. Đường ngun bên trái
là dây nóng, đường ngun bên phi là dây trung hòa hay là đường tr v
ngun cung cp. Dòng đin chy t trái qua các tiếp đim đóng đến các cun
y hoc các hp tr v bên phi ngun.
3.1.2 Khái nim v phương pháp lp trình STL:
STL là phương pháp th hin chương trình dưới dng tp hp các câu
lnh. Mi câu lnh trong chương trình, k c nhng hình thc biu din mt
chc năng ca PLC.
Để to ra mt chương tnh STL, người lp trình phi hiu rõ phương
thc s dng 9 bit ca ngăn xếp logic ca S7-200. Ngăn xếp logic là mt
khi gm 9 bit chng lên nhau. Tt c các thut toán liên quan đến ngăn xếp
đều làm vic vi bit đầu tiên hoc vi bit đầu tiên và bit th hai ca ngăn
xếp. Giá tr logic mi đều có th được gi (hoc được ni thêm) o ngăn
xếp. Khi phi hp hai bit đầu tiên ca ngăn xếp, thì ngăn xếp s được kéo lên
mt bit. Ngăn xếp tên ca tng bit trong ngăn xếp được biu din hình
sau:
Báo cáo thc tp tt nghip Dương Tun Linh – TĐH K47
Trang 49
S0 Stack 0 – bit đầu tiên hay bit trên cùng ca ngăn xếp
S1 Stack 1 – bit th hai ca ngăn xếp
S2 Stack 2 – bit th ba ca ngăn xếp
S3 Stack 3 – bit th tư ca ngăn xếp
S4 Stack 4 – bit th năm ca ngăn xếp
S5 Stack 5 – bit th sáu ca ngăn xếp
S6 Stack 6 – bit th by ca ngăn xếp
S7 Stack 7 – bit th tám ca ngăn xếp
S8 Stack 8 – bit th chín ca ngăn xếp
Hình 3.12 . Ngăn xếp logic ca S7-200
3.2 Các nhóm lnh lp trình cho S7-200
S7-200 có mt khi lượng lnh tương đối ln th hin các thut toán
ca đại s Boolean song chmt vài kiu lnh khác nhau, được chia thành
các nhóm lnh. Do không có điu kin để tìm hiu, nghiên cu và trình y
tt c các lnh ca S7-200, nên tôi ch xin phép trình bày khái quát mang tính
gii thiu v chc năng ca nhng nhóm lnh cơ bnsơ đẳng dùng cho
vic lp trình, các lnh được th hin bng ngôn ng STL không trình bày
cú pháp thc hin.
Bng 3.3. Mt s nhóm lnh cơ bn ca PLC S7-200:
Nhóm lnh Chc năng Lnh dng STL
Lnh vào ra Np giá tr logic cho tiếp đim, sao
chép ni dung bit đầu tiên trong
ngăn xếpvào bit được ch định
LD, LDN, =
Lnh ghi/xóa giá
tr cho tiếp đim
Đóng, ngt các tiếp đim gián đon
đã được thiết kế
S, R
Lnh logic đại s
Boolean
Cho phép to lp các mch logic
(không nh)
A, O, AN, ON …
Lnh Stack Logic T hp, sao chp hoc xóa các
mnh đề logic
ALD, OLD, LPS,
LRD, LPP
Lnh tiếp đim
đặc bit
Phát hin s chuyn tiếp trng thái
ca xung, đảo li trng thái ca
dòng cung cp
NOT, EU, ED
Lnh so sánh So sánh các giá tr byte, t, tp
LDB=, AW>=,
OD<=, AD<>
Lnh nhy và gi
chương tnh con
Cho phép thay đổi th t thc hin
lnh, trong đó, nơi điu khin
chuyn đến phi được đánh du
trước bng mt nhãn ch đích
JMP, CALL, LBL,
SBR
Báo cáo thc tp tt nghip Dương Tun Linh – TĐH K47
Trang 50
Lnh can thip
vào vòng quét
Kết thúc chươg trình đang thc hin
và kéo dài thi gian ca mt vòng
quét
END, MEND,
STOP, WDR, NOP
Lnh điu khin
Timer
To thi gian tr gia tín hiu vào
và tín hiu ra, có th có nh hoc
không
TON, TOF, TONR
Lnh điu khin
Counter
Thc hin vic đếm sườn xung, vic
đếm có thđếm tiến, lùi, tiến lùi
CTU, CTD, CTUD
Lnh s hc Thc hin các phép tính s hc
trong chương trình
+I, -D, *R, /R,
MUL, DIV, SQRT
Lnh tăng, gim
mt đơn v
lnh đảo giá tr
thanh ghi
Làm đơn gin hóa các vòng điu
khin bên trong chương trình hoc
quá trình lp
INCW, INCD,
DECW, DECD,
INVW, INVD …
Lnh dch chuyn
ni dung ô nh
Di chuyn, sao chép s liu t vùng
y sang vùng khác trong b nh
MOVB, MOVW,
MOVD, MOVR,
SWAP
Lnh làm vic vi
mng
Di chuyn mng d liu, np d liu
cho các mng d liu ln
BMV, FILL
Lnh dch chuyn
thanh ghi
Dch chuyn thanh ghi có độ dài 16,
32 bit hoc tùy ý được định nghĩa
trước
SRW, SLW, SRD,
SLD, RRW, SHBR
...
Lnh làm vic vi
bng
Cho phép nhp d liu vào mt
bng sp xếp s liu theo th t đã
được nhp vào hoc ngược li
ATT, LIFO, FIFO,
Lnh tìm kiếm Tìm d liu theo mu cho trước
trong mt bng
FND=, FND<>,
FND>, FND<
Ngoài ra S7-200 còn các nhóm lnh, các hàm khác thc hin nhiu
chc năng nâng cao nhm thc hin nhng kh năng ng dng vô cùng rng
rãi ca PLC S7-200.
Biến đổi d liu
Xây dng cu tc vòng lp
Đồng h thi gian thc
Truyn thông trên mng nhiu ch
Ngt và x lý ngt, ngt truyn thông
B đếm tc độ cao
Phát xung tc độ cao
Báo cáo thc tp tt nghip Dương Tun Linh – TĐH K47
Trang 51
CHƯƠNG IV
THIT K MÔ HÌNH B SBR
1. Các thiết b s dng trong h thng thc
1.1 Thiết b kh lp trình PLC S7-200
1.1.1 PLC S7-200 CPU 224XP
a) Đặc đim cu to phn cng:
Ngoài nhng đặc đim chung ca CPU đã nêu chương III, CPU
224XP có nhng đặc đim cu to phn cng liên quan đến vic thiết kế h
thng như sau:
S dng ngun xoay
chiu, giá tr t 85
đến 264 VAC
14 cng vào s mt
chiu
10 cng ra rơle
2 cng vào tương t
1 cng ra tương t
2 b điu chnh
tương t
2 cng truyn thông
Hình 4.1. CPU 224XP
b) Sơ đồ kết ni ngun đin và các cng vào/ra ca CPU 224XP:
CPU 224 XP có 14 cng o và 10 cng ra s kiu rơle, 2 cng vào và
1 cng ra tương t. CPU 224 XP AC/DC/Relay s dng ngun vào xoay
chiu, và cung cp mt ngun 24 VDC hàng dưới. Cách kết ni các cng
ra và vào được th hin hình 4.2. Trong đó, các cng vào t I0.0 đến I0.7
có chung âm ngun 1M, các cng vào t I1.0 đến I1.5 có chung âm ngun
2M; các cng ra Q0.0 đến Q0.3 có chung dương ngun 1L, cng ra t Q0.4
đến Q0.6 có chung dương ngun 2L, cng ra t Q0.7 đến Q1.1 có chung
dương ngun 3L, cùng chung mt nhóm cng ra phi s dng cùng mt kiu
đin áp có thmt chiu hoc xoay chiu.
Báo cáo thc tp tt nghip Dương Tun Linh – TĐH K47
Trang 52
Hình 4.2. Sơ đồ kết ni cng vào/ra ca CPU 224XP AC/DC/Relay
1.1.2 đun m rng cng ra EM 222:
Do s lượng thiết b chp hành
ca h thng (12 thiết b) vượt quá s
cng ra ca CPU 224XP (ch có 10
cng ra) nên ta phi s dng thêm
mt môđun m rng loi EM 222
(gm có 8 cng ra kiu rơle) ghép
ni vi CPU 224XP để tăng s lượng
cng ra đáp ng yêu cu ca h
thng.
Hình 4.3. Sơ đồ kết ni cng vào/ra EM 222
Ngun nuôi cho EM222 là ngun +24V, đầu dương đưa vào chân L+,
đầu âm đưa vào chân M, tương t vi CPU 224XP có cng ra kiu rơle các
cng ra ca EM222 t Qx.0 đến Qx.3 có chung dương ngun 1L, t Qx.4
đến Qx.7 dùng chung dương ngun 2L và các cng ra cùng chung mt
ngun phi s dng cùng mt kiu đin áp xoay chiu hoc mt chiu.
Vì các cng ra ca EM222 được ký hiu t Qx.0 đến Qx.7 trong đó x
s được đánh s theo nguyên tc đã nêu chương III mc 2.1.7.
1.2 Các thiết b đo lường, thu nhn thông tin
1.2.1 Thiết b đo nng độ oxy:
Thiết b s dng đo nng độ oxy trong b (DO1, DO2) gm hai thiết
b: cm biến đo nng độ oxy (Measuring Dissolved Oxygen Sensor) và b
chuyn đổi tín hiu cm biến đo nng độ oxy (Dissolved Oxygen
Measurement Transmitter for Oxygen sensors).