Thiết kế mạch số dùng HDL-Chương 3: Thiết kế mạch luậnlý tuần tự
Các phần tử lưu trữ
Fli Fl
ering
• Flip-Flop.
• Bus và các thiết bị ba trạng thái
ginee.
Thiết kế máy tuần tự
Đồ thị trạng thái State
Eng
biến đổi (State-
Transaction Graph).
Bộ h ể ã ối tiế h iệ t ề dữ
uter
chuyển mã nối tiếp cho việc truyền liệu (Serial-line code converter)
omp
Rút gọn trạng và các trạng thái tương
đương
Co
Advanced Digital Design with the Verilog HDL - ©2009, Pham Quoc Cuong 2
chapter 3
g...