Nội dung "Bài giảng Vi điều khiển 8051" giới thiệu họ vi điều khiển 8051, các chân tín hiệu, cấu trúc port xuất nhập, tổ chức bộ nhớ. Cùng tham khảo để nắm bắt nội dung chi tiết bài giảng này nhé.
AMBIENT/
Chủ đề:
Nội dung Text: Bài giảng Vi điều khiển 8051
- Nội dung:
Giới thiệu họ vi điều khiển 8051
Các chân tín hiệu
Cấu trúc port xuất nhập
Tổ chức bộ nhớ
- Tổng quan về họ 8051
MCS-51 là một họ vi điều khiển do Intel phát triển và sản
xuất đầu tiên vào năm 1980
Một số nhà sản xuất được phép cung cấp các IC tương thích
với các sản phẩm MCS-51 của Intel là Siemens,
Fujitsu,Philips,Atmel…
Họ MCS-51 gồm nhiều vi điều khiển khác nhau, bộ vi điều
khiển đầu tiên là 8051 có 4KB ROM, 128 Byte RAM và 8031,
không có ROM nội, phải sử dụng bộ nhớ ngoài
Trong đó 8051 là đại diện tiêu biểu cho họ vi điều khiển
MCS-51
- Đặc trưng của chip 8051
4 KB EPROM bên trong
128 Byte RAM nội
4 Port xuất /nhập I/O 8 bit
Mạch giao tiếp nối tiếp
64 KB không gian nhớ mã ngoài
64 KB không gian nhớ dữ liệu ngoài
Xử lý Boolean (hoạt động trên bit đơn).
210 vị trí nhớ có thể định vị bit
4µs cho hoạt động nhân hoặc chia
- Sơ đồ khối của chip 8051
- Sơ đồ chân chip 8051
- Các chân 8051
Vcc (chân 40):
Cung cấp nguồn cho chip +5V
GND (chân 20):
Nối đất cho chíp
XTAL1 & XTAL2 (chân 19, 18)
2 chân cung cấp xung clock ngoài
Cách 1: dao động dùng thạch anh. Tần số thạch anh thường
sử dụng cho 8051 là 12Mhz
Cách 2: dao động từ nguồn xung clock TTL bên ngoài
- Cách cấp xung clock ngoài
Dao động dùng thạch anh (ở
Dao động từ nguồn xung clock
đây C1, C2 có tác dụng ổn đinh
bên ngoài
dao động)
Bộ giao
động TTL
- Các chân 8051
RST (chân 9)* reset *
Thiết lập lại trang thái ban đâu cho hệ thống
input & kích hoạt mức cao
Để đảm bảo hoạt động reset xảy ra, tín hiệu đưa lên cao ít
nhất là 2 chu kỳ máy
Các thanh ghi bên trong được nạp những giá trị thích hợp đê
reset
Mạch reset có chống rung
Nội dung trong ram không ảnh hưởng bởi reset
- Các chân 8051
EA (chân 31)* External Access *
EA (chân 31) dùng để cho phép thực thi chương trình từ
ROM ngoài
Khi nối chân 31 với Vcc(+5V), 8051 sẽ thực thi chương
trình từ ROM nội (tối đa 8KB), ngược lại thì thực thi từ
ROM ngoài (tối đa 64KB)
Ngoài ra, chân EA được lấy làm chân nhận điện áp cấp
điện 21V(Vpp) khi lập trình cho EPROM trong 8051
- Các chân 8051
PSEN (chân 29)* Program Store Enable *
Cho phép truy xuất bộ nhớ chương trình ngoài
PSEN sẽ ở mức logic 0 trong thời gian 8051 tìm – nạp
lệnh.
Khi thực thi chương trình ở ROM nội, PSEN được giữ ở
mức logic 1.
- Các chân 8051
ALE (chân 30)*Address Latch Enable*
Cho phép tách riêng đường đại chỉ vad dữ liệu tại port 0
khi truy xuất bộ nhớ ngoài.
ALE xuất tín hiệu để chốt địa chỉ (byte thấp địa chỉ 16-
bit)vào 1 thanh ghi ngoài trong suốt nửa đầu của chu kỳ bộ
nhớ(memory cycle). Trong nửa chu kỳ bộ nhớ còn lại, P0
sẽ xuất/nhập dữ liệu
ALE có f=1/6fclock
- Các chân 8051
Cổng I/O: P0, P1, P2, & P3. Mỗi cổng: 8
chân
4 cổng I/O
Port 0 (chân 32-39) Y P0 (P0.0 - P0.7)
Port 1 (chân 1-8) Y P1 (P1.0 - P1.7)
Port 2 (chân 21-28) Y P2 (P2.0 - P2.7)
Port 3 (chân 10-17) Y P3 (P3.0 - P3.7)
- Các chân 8051
Port 0
Port 0 là port có 2 chức năng ở các chân 32 đến 39 của
8051.
Trong các thiết kế cỡ nhỏ, nó có chức năng là các đường
xuất/nhập.
Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó trở
thành bus địa chỉ và bus dữ liệu đa hợp.
Port 1
Là port xuất/nhập trên các chân 1-8.
Port 1 không có chức năng khác, vì vậy chúng chỉ được
dùng cho giao tiếp với các thiết bị ngoại vi.
- Các chân 8051
Port 2: Port 2 là 1 port có tác dụng kép
Trên các chân 21- 28 được dùng như các đường
xuất/nhập.
Chức năng địa chỉ :là byte địa chỉ cao của bus địa chỉ 16
bit cho các thiết kế có bộ nhớ chương trình ngoài
Port 3:
Port 3 là port có tác dụng kép trên các chân 10-17.
Khi không hoạt động xuất/nhập, các chân của port này có
nhiều chức năng riêng:
- Chức năng khác của port 3
- Cấu trúc port xuất nhập
Bus nội của
8051
Đọc Đọc
bộ vcc
chân
chốt port Chân
port
Transistor
Bộ chốt
trường
Ghi vào của
bộ chốt port
- Cấu trúc port xuất nhập
Việc ghi đến 1 chân của port sẽ nạp dữ liệu vào bộ chốt
của port, ngõ ra Q điều khiển 1 transistor trường,
transistor này nói vơi chân của port
Khả năng Fanout của P1, P2, P3 là 4tải vi mạch TTL, còn
của P0 là 8 tải TTL.
Theo hình vẽ trên ta thấy có 2 khả năng:
Đọc bộ chốt :
Đọc chân port :
- Cấu trúc Port 0
- Cấu trúc Port 1
Thêm vào BST
Báo xấu
Download
Vui lòng tải xuống để xem tài liệu đầy đủ
