zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Tự động hoá

Kỹ thuật vi điều khiển - Nguyễn Anh Đức

Chia sẻ: Anh Duc | Ngày: | Loại File: PDF | Số trang:30

Báo xấu

91
lượt xem 10
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Với kết cấu nội dung gồm 9 chương, tài liệu "Kỹ thuật vi điều khiển" trình bày về hệ đếm và các phần tử có bản, vi điều khiển, hệ thống bus, cổng vào ra, bộ vi xử lí,... Hy vọng nội dung tài liệu là tài liệu tham khảo hữu ích cho các bạn.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Kỹ thuật vi điều khiển - Nguyễn Anh Đức

Nguyễn Anh Đức TĐH-56 Chương 1 : Giới thiệu chung 1.Hệ vi xử lý 1.1 Các loại tín hiệu -Tín hiệu tương tự (analog) : tín hiệu có giá trị thay đổi liên tục theo thời gian Đặc điểm : dễ bị nhiễu tác động, thiết bị biến đổi tuyến tính, dễ bị tác động của môi trường làm ảnh hưởng đến việc sử dụng tín hiệu -Tín hiệu rời rạc (xung) là tín hiệu được chia ra thành các xung hẹp có biên độ bằng giá trị tín hiệu tương tự, tương ứng tại thời điểm lấy mẫu Đặc điểm : Có biên độ không đổi và rời rạc về thời gian, chống nhiễu tốt, xử lí tín hiệu khó, xung càng hẹp dải phổ càng rộng Lưu ý : tín hiệu bình thường và tín hiệu rời rạc vẫn giữ nguyên giá trị góc -Tín hiệu số là tín hiệu rời rạc và biên độ và thời gian Đặc điểm : được lượng tử hóa, rời rạc hóa thời gian, biểu diễn các mẫu bằng một số số học bằng chính số mức lượng tử hóa mà mẫu chiếm sau khi làm tròn. Không có thứ nguyên vì là số số học nên thiết bị xử lí tín hiệu số là thiết bị tính toán, biểu diễn số phụ thuộc các bước lượng tử hóa. Việc lượng tử hóa làm xuất hiện các hàm bậc 2 Hệ xử lí là hệ tính toán xử lí các tín hiệu số 1.2 Bộ vi xử lí (Micro Proccesor) -Khái niệm : Là bộ xử lí tín hiệu số làm việc theo chương trình, được chế tạo trên 1 chíp bán dẫn Lưu ý : tất cả các thông tin bên trong bộ vi xử lí và từ bên ngoài gửi vào bộ vi xử lí đều phải được biểu diễn dạng số -Chương trình là một dãy các lệnh liên tiếp, các lệnh được thực hiện một cách tuần tự và liên tục. Chương trình được người sử dụng xây dựng trước và phải có thiết bị lưu trữ. 1.3 Hệ vi xử lí -Khái niệm: Là một hệ thống só có hạt nhân là bộ vi xử lí làm việc theo chương trình được lưu trong bộ nhớ, đưa ra các quyết định, xử lí các tín hiệu hoặc đưa ra các xung điều khiển để các khối khác từng bước thao tác, liên hệ với bên ngoài thông qua các cửa vào ra -Bộ vi xử lí : đóng vai trò não bộ của hệ vi xử lí, một mạch điện tử, có mật độ tích hợp cao, quyết định tính năng của hệ, tên của hệ là tên của chip Tính năng của hệ được thể hiện qua các đặc tính sau : +Tốc độ xử lí tín hiệu (số lượng phép tinh cơ bản/giây) +Khả năng quản lí bộ nhớ -Bộ nhớ : Thiết bị lưu trữ thông tin (dữ liệu và chương trình), thực hiện chương trình, đưa ra các quy định dưới dạng kết quả được lưu trong bộ nhớ và thông tin được đưa ra ngoài (tín hiệu điều khiển) -Cổng vào, ra là thiết bị trao đổi thông tin với thiết bị ngoại vi. Tại một thời điểm, thông tin chỉ có thể là vào hoặc ra -Thiết bị ngoại vi gồm thiết bị vào (biến đổi tín hiệu vào thành tín hiệu số) và thiết bị ra (biến đổi thông tin từ hệ 2 thành các hệ thích hợp để con người sử dụng được) Page 1 of 30
Nguyễn Anh Đức TĐH-56 2.Hệ vi xử lí tối thiểu -Bộ xử lí trung tâm CPU ( Center processing unit): là trung tâm đầu não của hệ, có chức năng thu thập, xử lí thông tin, điều khiển mọi hoạt động của hệ vi xử lí -Bộ nhớ trung tâm có nhiệm vụ lưu trữ thông tin dữ liệu -Thiết bị I/O thực hiện việc nhận dữ liệu từ các kênh thông tin bên ngoài vào để CPU xử lí và xuất ra các tín hiệu điều khiển hệ thống -Hệ thống bus là hệ thống để trao đổi thông tin giữa các thành phần trong hệ thống. Để trao đổi nhanh, mỗi thành phần trong hệ thống phải có 1 địa chỉ xác định, phải có đường truyền tin *Add bus: để xác định địa chỉ nguồn và đích *Data bus: trao đổi dữ liệ theo 2 phương pháp tuần tự và song song *Control bus: truyền các tín hiệu điều khiển việc trao đổi thông tin. Việc trao đổi thông tin diễn ra chặt chẽ theo 1 trình tự xác định *Power bus: cung cấp nguồn cho các thành phần trong hệ thống với mức điện áp xác định Nhận xét: các tín hiệu truyền trên bus dữ liệu truyền theo 2 hướng đến CPU, M, I, O và ngược lại ( hướng truyền tại thời điểm khác nhau, có điều khiển) Độ rộng của đường truyền tín hiệu tính bằng bit. Chính là số lượng, các đường truyền của bus dữ liệu. Độ rộng đường truyền càng lớn, tốc độ trao dổi dữ liệu càng nhanh Các tín hiệu địa chỉ truyền trên add bus theo hướng từ CPU đến các thiết bị ngoại vi. Các tín hiệu điều khiển truyền trên bus điều khiển thường là tín hiệu riêng lẻ, truyền đi theo cả 2 hướng CPU phát ra tín hiệu hướng về các phân tử, còn các phân tử phát ra các tín hiệu truyền về CPU để thông báo trạng thái của chúng. 2.1 Các thành phần tạo nên một hệ vi xử lí Hệ vi xử lí: gồm phần cứng và phần mềm. -Phần cứng là các thiết bị vật lí cấu tạo nên hệ thống bao gồm các linh kiện, thiết bị điện tử, cơ khí mà ta có thể cảm nhận và lắp ráp được. Phần cứng của hệ vi xử lí được thiết kế theo yêu cầu -Phần mềm là toàn bộ các chương trình đã được mã hóa nhị phân và được đặt trong bộ nhớ của hệ thống. Phần mềm gồm hệ điều hành, chương trình hệ điều hành quản lí các thiết bị, chương trình ứng dụng chạy trên hệ điều hành, chương trình được viết dưới dang mã máy để biết được cần phải biết phần cứng, cấu trúc của hệ Phân loại MP đa năng: để chế tạo máy tính, các thiết bị viễn thông MP đơn năng: Vi điều khiển… Các hệ MP đơn năng không có tốc độ xử lí cao, dung lượng bộ nhớ nhỏ Page 2 of 30
Nguyễễn Anh Đức TĐH-56 Sơ đồ phát triển của hệ vi xxử lí ăng): đư -Theo chiều dọc (đa năng): được chế tạo với xu hướng ngày càng hoàn thiện t độ, khả năng n ( tốc quản lí thông tin…) đơ năng): -Theo chiều ngang (đơn ăng): tích hhợp các tính năng điều khiển, n, các phiên bản b nâng cấp tạo thành họ các sản phầm Ứng dụng: ng: Máy vi tính cá nhân ((đa năng), các bộ điều khiển số (đơn năng) Chương 2 : Hệ đếm m và các ph phần tử cơ bản 1. Hệ đếm 2.Các phần tử logic cơ bảản Để thực hiệnn các phép tính cơ bản (các thiết bị) 2.1 Các dạng tín hiệu logic hiệu đi xa -Các tín hiệu xung : tuyềnn tín hi -Tín hiệu logic thế : chia làm 2 lo loại logic âm và logic dương (high =1;; low =0) Chú ý với cùng mạch phần cứ ứng việc chọn tín hiệu logic thế dươngng hay âm sẽ s thực hiện 2 phép toán logic khác nhau Mạch logic gồm mạch rời rạcc và m mạch tích hợp (các Ic số, Ic logic để thựcc hiện hi các hàm cơ bản) Page 3 of 30
Nguyễn Anh Đức TĐH-56 2.2 Các họ Ic logic -TTL : sử dụng cấu trúc nền tảng từ các transistor (BJT) nên có đầy đủ ưu điểm của một Transistor (công suất tiêu tán thấp, độ miễn nhiễu cao), điện áp Vdd = 5V. +74XXX ( Ic dân dụng) +54XXX (Ic quân sự) +84XXX (Ic công nghiệp) XXX là chức năng các Ic Các series thông dụng bao gồm các dòng sau: *Tiêu chuẩn (Standard) mang tên 74 *Công suất thấp (Low Power) mang tên 74L *Công suất cao (High Power) mang tên 74H *Schottky công suất thấp (Low Power Schottky) mang tên 74LS *Schottky công suất thấp nâng cấp so LS (Advanced Low Power Schottky) mang tên 74ALS *Schottky (Advanced Schottky) mang tên 74AS *Schottky công suất nhanh (Fast Schottky) mang tên 74F -CMOS: sử dụng cấu trúc nền tảng từ các MOSFET nhưng cũng mang khá nhiều đặc điểm nổi trội của TTL, ban đầu khi mới ra đời tốc độ của các dòng CMOS chậm hơn các dòng TTL rất nhiều, nhưng sau này với hàng loạt cải tiến tốc độ của CMOS đã ngang ngửa TTL. Hiện nay, người ta đang bắt đầu sử dụng dần các dòng CMOS thay cho TTL. Điện áp hoạt động Vdd = 5V - 15V. Hãng RCA được xem là hãng tiên phong trong việc sản xuất các dòng IC CMOS như các dòng CD40xxA, CD40xxB, CD45xx, CD47xx (các dòng có chữ B ở cuối có thêm các ưu điểm như sau: khả năng chịu dòng cao hơn, thời tăng, thời giảm của xung vuông ra ngắn hơn tốc độ cao hơn.). Ngoài ra, hãng Motorola còn cho ra đời cái dòng IC CMOS của riêng họ như 140xx, 140xxB, 145xx. -Ghép nối tiếp giữa các họ IC logic *Ghép trực tiếp *Ghép qua bộ chuyển đổi mức logic *Mạch dịch mức tích hợp sẵn 2.3 Các tín hiệu điều khiển mạch logic -Chức năng: Thiết lập chế độ hoạt động của mạch bằng tín hiệu ngoài, tăng tính mềm dẻo và khả năng điều khiển -Các dạng tín hiệu -Mức logic: Chắc chắn, tin cậy cao, chống nhiễu tốt nhưng tác động chậm -Sườn tích cực: tác động nhanh nhung độ tin cậy thấp (phụ thuộc trị số mạch vi phân) Page 4 of 30
Nguyễn Anh Đức TĐH-56 3 Một số mạch logic cơ bản dùng trong hệ vi xử lí 3.1 Mạch 3 trạng thái Mạch logic ngoài 2 trạng thái cao và thấp, tại đầu ra của nó còn có một trạng thái trung gian. Trạng thái trung gian này còn có tên là trạng thái đầu ra có trở kháng cao. Khi có tín hiệu G, mạch hoạt động bình thường. Khi không có tín hiệu G, bất luận giá trị đầu vào, đầu ra luôn ở trạng thái treo ( G có thể là tín hiệu mức cao hoạc mức thấp) 3.2 Mạch chốt: chốt giữ thông tin được xây dựng trên phần tử Trigơ D Khi C=1, Q=D Khi C=0, Q duy trì trạng thái cũ 3.3 Mạch giải mã -74138 chọn 1 từ 8 -74139 chọn 1 từ 4 Page 5 of 30
Nguyễn Anh Đức TĐH-56 Chương 3 : Hệ thống bus 1. Khái niệm và phân loại 1.1 Bus : là đường truyền tín hiệu điện dùng nối các thiết bị khác nhau trong 1 hệ thống vi xử lí -Phân loại *Bus trong chip (con chip bus) là đường nối các thành phần bên trong của bộ vi xử lí với nhau *Bus trong (local bus) là các đường dây cáp nhiều sợi dưới dạng mạch in để liên kết các phần tử khác nhaucủa thiết bị *Bus ngoài (system bus) là hệ thống đường cáp gồm hàng chục đến hàng trăm dây dẫn để nối các thiết bị ngoại vi với CPU. Khi một phần tử mới được cắm vào các chân cắm mở rộng thì chúng được nối vào bus và trở thành 1 phần tử hệ thống 1.2 Cấu trúc chung của một bộ CPU PC (Program Couter): Bộ đếm chương trình có vai trò như một con trỏ, trỏ đến ô nhớ chứa lệnh mà CPU cần truy nhập - CU (Control Unit): Đơn vị điều khiển có chức năng giải mã lệnh - ALU (Arithmetic Logic Unit): Đơn vị số học logic, thực hiện các phép tính số học, logic và các phép xử lý dữ liệu khác theo sự điều chỉnh của CU Page 6 of 30
Nguyễn Anh Đức TĐH-56 2.Tổ chức bus -Quản lí bus : mỗi phần tử trong hệ thống được quản lí theo địa chỉ do hệ thống cầp phát -Phương pháp truy nhập +Phương pháp ngẫu nhiên dùng cho hệ thống có nhiều phần tử, tổ chức theo phương pháp ưu tiên. Khi có nhiều phân tử cùng có nhu cầu sử dụng bus thì phân tử ở mức ưu tiên cao hơn sẽ được sử dụng bus +Phương pháp tiền định : dùng cho hệ thống có ít phần tử. Xác định trước quy luật để sử dụng +Phương pháp token (thẻ bài đi qua): xác định 1 vòng thẻ bài đi qua và quy luật giữ thẻ bài. Phần tử giữ thẻ bài được quyền truy cập bus -Sự làm việc của các bus 2.1Nghi thức bus (bus protocol) Với system bus (bus hệ thống) thì cần xác định rõ các quy tắc làm việc cũng như các đặc điểm kĩ thuật về điện và cơ khí của bus để người thiết kế main có thể ghép nối MP với các thiết bị khác. Phải tuân theo 1 chuẩn kĩ thuật. Các quy tắc của chuẩn kĩ thuật này là bus protocol 2.2Chủ và tớ (Master bus and slave bus) Một số thiết bị gọi là tích cực đòi hỏi việc truyền thông tin theo bus. Trong khi đó có 1 vài thiết bị thụ động chờ yêu cầu từ các thiết bị. Thiết bị chủ động là master. Thiết bị bị động là slave. Tuy nhiên vai trò của các thiết bị có thể thay đổi 2.3Bus driver và bus receiver Tín hiệu do các thiết bị phát ra thường không đủ cường độ để điều khiển bus, nhất là khi đường truyền dài và có nhiều thiết bị đấu nối vào bus. Để tăng cường độ tín hiệu cần tăng cường độ khuếch đại. Bộ khuếch đại nằm ở trước khi tín hiệu được đưa vào bus. Thực chất nó là bộ khuếch đại tín hiệu số và trước khi tín hiệu đến với slave bus. Khi được khuếch đại qua bus receiver. Với các tín hiệu có thể thay đổi chức năng người ta sử dụng bộ khuếch đại thuận nghịch Trasceiver 2.4Trao đổi thông tin trên bus Phương pháp trao đổi: -Trao đổi song song là 1 lần trao đổi nhiều bit, đường bit tổ chức thành nhiều dây dẫn vật lí, mỗi đường dây chuyển 1 bit thông tin Đặc điểm: Trao đổi thông tin tốc độ cao nhưng không truyền đi xa. Trao đổi thông tin giữa các phân tử của hệ -Trao đổi nối tiếp: trao đổi từng bit thông tin tốc độ chậm, truyền xa *Truyền tín hiệu đi xa -Dùng cáp vặn xoắn, triệt tiêu nhiều cảm ứng -Cáp đồng trục -Cáp quang: nhanh, không nhiễu -Dùng sóng vô tuyến Các dạng bus song song gồm bó dây và khe cắm Ưu điểm: làm hệ thống bớt phức tạp khi có số lượng phần tử lớn Tạo thành hệ thống mở: có thể thêm, bớt các phần tử trong hệ thống mà không gây ảnh hưởng đến thiết bị khác Nhược điểm: trao đổi thông tin trên bus phải phân kênh theo thời gian làm giảm tốc độ hệ thống Page 7 of 30
Nguyễn Anh Đức TĐH-56 Chương 4: Cổng vào ra 1.Cổng vào ra 1.1Khái niệm Cổng vào ra là một thiết bị để MP trao đổi thông tin với bên ngoài. Đây là điểm dừng tạm thời của dữ liệu trên bus. Mọi thông tin đưa vào hoặc rời khỏi hệ vi xử lí đều được nhớ tạm thời ở một số điểm trên bus. Đó là các cổng vào ra hay thanh ghi trong khi chờ CPU gửi nó tới chỗ xác định CPU gửi tín hiệu điều khiển hoặc dữ liệu tới từng cổng cụ thể bằng cách chỉ ra địa chỉ của cổng, còn cổng trả lời bằng cách chuyển dữ liệu chờ trên cổng hoặc chuyển thông tin trạng thái trở lại CPU khi có tín hiệu điều khiển cho phép từ CPU thì dữ liệu chờ trên cổng điều khiển truyền tới đích 1.2Trao đổi dữ liệu song song: Truyền đi cùng lúc nhiều bit thông tin theo nhiều đường dây. Phần tử sử dụng làm cổng vào ra gồm phần tử chốt và phần tử 3 trạng thái 1.3Trao đổi dữ liệu nối tiếp: Các bit của 1 byte thông tin được truyền lần lượt trên 1 đường dây duy nhất. Mở đầu 1 byte là bit start và kết thúc là bit stop. Tốc độ truyền baud bằng bit/s. Đặc trưng cho tốc độ truyền thông tin. Nhận xét: -Trao dổi dữ liệu song song có tốc độ nhanh, tốn dây, công suất trên từng đường dây bị giảm, chỉ dùng ở khoảng cách nhỏ -Trao đổi dữ liệu nối tiếp có tốc độ chậm, tăng công suất truyền tải tín hiệu Page 8 of 30
Nguyễn Anh Đức TĐH-56 1.4 Cổng vào: Nhiệm vụ: Các thiết bị nhận thông tin vào MP, thao tác nhận tín hiệu là thao tác đọc (khác với nhận gửi) Nguyên lí làm việc Giả sử bộ vi xử lí cần nhận dữ liệu từ cổng vào Ax Bước 1: MP gửi địa chỉ Ax lên bus địa chỉ thì có tín hiệu địa chỉ Ax từ bộ giải mã địa chỉ. Đầu ra thứ I của bộ giải mã địa chỉ nối với nối với đầu vào của bộ nhận địa chỉ Bước 2: MP gửi tín hiệu chọn thiết bị IO/M (thiết bị ngoại vi) lên bus điều khiển Bước 3: MP gửi tín hiệu RD (đọc) phủ định đề vào cổng vào Khi 3 địa chỉ thực hiện đồng thời, cổng vào Ax thông qua mach NAND sẽ có tín hiệu cho phép chuyển dữ liệu. Từ cổng vào có địa chỉ Ax vào bus dữ liệu Nhân xét: Các tín hiệu địa chỉ và điều khiển phải xuất hiện theo 1 trình tự thời gian nghiêm ngặt. Quá trình nhận thông tin dữ liệu từ cổng vào cũng được áp dụng tương tự tự như được đọc nội dung củ 1 ổ nhớ trong bộ nhớ 1.5 .Cổng ra Nhiệm vụ : là các thiết bị gửi thông tin từ MP ra ngoài. Thao tác gửi tin là thao tác viết hoặc ghi Phần tử thực hiện là các mạch chốt để giải phóng bus cho các thiết bị khác Nguyên lí hoạt động : gồm 3 bước tương tự quá trình đọc tín hiệu ở cổng vào Nhận xét : -Thao tác gửi thông tin qua cổng ra tương tự thao tác ghi tín hiệu vào bộ nhớ của ổ nhớ -Phương pháp vào ra với các cổng riêng biệt là vào ra trực tiếp Page 9 of 30
Nguyễn Anh Đức TĐH-56 Chương 5 : Bộ nhớ 1.Các khái niệm Nhiệm vụ : tế bào lưu trữ thông tin Các tham số bộ nhớ Dung lượng : Lượng thông tin cực đại mà bộ nhớ lưu trữ được Tốc độ truy nhập : giá thành 2. Các loại bộ nhớ -Bộ nhớ chính : main memory (Operating memory) Nhiệm vụ : bộ nhớ lưu trữ dữ liệu trạng thái của chương trình đang thực hiện Yêu cầu : Tốc độ truy nhập nhanh bằng tốc độ MP, là bộ nhớ bán dẫn Phương pháp truy nhập là phương pháp ngẫu nhiên : truy cập đến các vùng nhớ đều như nhau và truy cập theo địa chỉ -Bộ nhớ phụ (Secondary memory) Nhiệm vụ: Bộ nhớ lưu trữ lâu dài tin tức Yêu cầu : Dung lượng lớn, chế tạo cơ sở bộ nhớ từ, quang Phương pháp truy nhập tuần tự -Bộ nhớ lưu (Back up memory) Dùng để sao lưu và bảo vệ chương trình dữ liệu nhưng nó được tách ra sau truy nhập và không lien kết liên tục với hệ thống 2.1Bộ nhớ cấp 1 (Main memory) Theo công nghệ chế tạo/ chức năng người ta chia làm 2 loại chính : -RAM (bộ nhớ ghi đọc điều khiển) : ghi đọc xóa thông tin từ bộ nhớ từ chương trình Phân loại : +RAM tĩnh (Stalic RAM) : xây dựng trên cơ sở các mạch FF +RAM động (Dynamic RAM) : xây dựng từ cấu trúc tụ điện, xây dựng từ các CMOS Thông tin lưu trữ trên cơ sở các điện tích được nạp trên tụ. Nạp lại thông tin cho tụ cần có quá trình nạp lại điện tích trên tụ (Refresh) vì sau quá trình điện tích bị hao mòn. Đặc điểm : Thông tin bị mất khi không có nguồn -ROM (Bộ nhớ chỉ đọc) : không ghi hay xóa được nội dung được nhớ từ chương trình. Thông tin từ bộ nhớ ngay từ khi sản xuất về các thiết bị riêng của nhà sản xuất Nhiệm vụ : Lưu trữ chương trình và bộ nhớ cả khi mất điện Phân loại : -P ROM : chỉ viết 1 chương trình lần -EP ROM : ghi lại chương trình bằng tia cực tím -EEP ROM : ghi lại chương trình bằng điện -Flash ROM : dạng cải tiến của P, E ROM có tốc độ cao 2.2Tổ chức bộ nhớ Bộ nhớ chính bao gồm các ô nhớ được sắp xếp liền kề về mặt logic chứ không phải về vật lí Các tham số ô nhớ -Địa chỉ m của ô nhớ trong bộ nhớ là vị trí của ô nhớ, thông qua bus dữ liệu -Kích thước của 1 ô nhớ: Số bit mà ô nhớ lưu trữ được. Thường 1 ô nhớ vật lí chứa được 8 bit * Nếu 1 từ cần nhớ lớn hơn 8 bit thì nó được chứa trong các ô liền kề nhau. Page 10 of 30
Nguyễn Anh Đức TĐH-56 2.3 Phương pháp địa chỉ hóa Phương pháp địa chỉ tuyệt đối: địa chỉ vật lí. Địa chỉ của ô nhớ là khoảng cách của ô nhớ so với địa chỉ gốc. Địa chỉ gốc thường bằng 0 Phương pháp địa chỉ đoạn : chia bộ nhớ thành các đoạn, mỗi đoạn được gắn địa chỉ đoạn. Địa chỉ của ô nhớ trong bộ nhớ được xác định đồng thời bằng địa chỉ đoạn và địa chỉ ô nhớ trong đoạn. Segment : offsel Đoạn nhớ Khoảng cách từ ô nhớ đến gốc đoạn nhớ Ưu điểm : Các thanh ghi để lưu trữ địa chỉ có kích thước nhỏ và khi ta chọn được 1 đoạn nhớ thì địa chỉ ô nhớ thuộc đoạn đó Địa chỉ vật lí bằng địa chỉ đoạn nhân với kích thước đoạn và cộng với địa chỉ offsel 2.4 Không gian nhớ : Là toàn bộ các ô nhớ mà hệ thống quản lí được (được địa chỉ hóa) phụ thuộc số bit của địa chỉ Ví dụ : MP có n bit địa chỉ có 2 mũ n Dung lượng cực đại của bộ nhớ là không gian nhớ -Bản đồ bộ nhớ : Bộ nhớ chia thành các vùng (location). Mỗi vùng chỉ lưu trữ 1 kiểu dữ liệu xây dựng. Việc quản lí các vùng dữ liệu do hệ điều hành đảm nhận Việc sắp xếp dữ liệu theo vùng gọi là cấu trúc dữ liệu. Hình ảnh bộ nhớ về các vùng dữ liệu gọi là bản đò bộ nhớ. Chú ý : Khi tổ chức máy tính : chương trình cố định thuộc ROM, chương trình thay đổi thuộc RAM. Phương pháp đọc ghi thông tin cho từng phần tử của RAM : Cấu trúc : Ma trận xây dựng từ các phần tử nhớ cơ bản, mỗi phần tử nhớ được 1 bit thông tin. Có 1 mạch giải mã gồm giải mã hàng, giải mã cột Một mạch điện tử dùng để đọc thông tin điều khiển ghi vào phần tử nhớ, một mạch ghi thông tin vào các phần tử nhớ. Các bộ đệm vào ra. 3. Các phân tử nhớ cụ thể 3.1Phần tử nhớ 1bit của D RAM được tổ chức thành 1 ma trận trong đó các dãy từ (Word line)là 1 trong các dãy hàng của ma trận. Còn dãy bit là 1 dãy cột. Một phần tử nhớ cụ thể nằm ở dãy hàng và dãy cột Khi G có mức điện quá cao D nối với S khóa mở Khi G có mức điện quá thấp khóa khóa -Quá trình ghi thông tin: Muốn ghi thông tin vào ô nhớ nào, bộ giải mã sẽ nối đến dãy từ tương ứng. Dãy từ đó sẽ ở mức tích cực cao. Tranzite trường sẽ dẫn vì tụ điện nối với các dãy bit.Nếu giá trị cần ghi là 1 tụ C nạp với U ứng với giá trị 1 dãy bit. Nếu là giá trị 0 tụ C phóng hết điện tích. Page 11 of 30
Nguyễn Anh Đức TĐH-56 -Quá trình đọc thông tin: Do các tụ C rất nhỏ nên nên điện tích nạp trên tụ ứng với giá trị cần đọc rất nhỏ, để đọc thông tin người ta đặt trên dãy bit giá trị bằng một nửa giá trị, giữa mức 1 và 0. Khi cực cửa được cung cấp tụ C nối với dãy bit làm điện áp trên dãy bit thay đổi 1 chút (tăng nếu tụ ở mức 1, giảm khi ở mức 0). Sự thay đổi trên dãy bit và đầu ra ở bộ khuếch đại, ta nhận được điện áp của các bit trên tụ C *Refresh Do tụ và khóa điện tử có nội trở dẫn đến điện tích trên tụ thay đổi dần, thông tin bị mất vì vậy cần nạp lại cho tụ điện trước khi điện tích giảm tới ngưỡng nào đó =>Đây là quá trình refresh Để làm refresh, người ta cần đọc tự số tụ điện và nạp lại Việc Refresh cần có chu kì xác định gọi là chu ki refresh. Mạch refresh được tích hợp trong bộ nhớ 3.2Phần tử nhớ 1 bit SRAM được xây dựng trên cơ sở mạch FF lên nó đủ lớn để tiếp tục cung cấp trực tiếp cho các dây bit mà không phải thông qua các bộ khuếch đại nhận. Không cần refresh nên tốc độ truy cập cao. Ngoài ra trong mạch còn có các chuyến mạch điện tử để nối word line và dây bit. -Quá trình đọc thông tin: Bộ giải mã kích hoạt chương trình dây từ. Đường dây từ có mức tích cực cao cấp tín hiệu điều khiển cho cực G của T3, T4; T3, T4 thông, phần tử nhớ được nối với bit line và bit line phủ định. Trạng thái Q và Q phủ định được nối với các đường dây bit. Tín hiệu được truyền trực tiếp trên 2 đường dây bit. Do không phải qua bộ khuếch đại nhạy và quá trình refresh nên tốc độ truy cập cao hơn DRAM. Để giảm thời gian truy cập, Việc cấp địa chỉ hàng và cột là đồng thời, nên người ta không phân kênh địa chỉ hàng và cột. Tín hiệu ra đưa đến bộ đệm dữ liệu để đưa ra bus dữ liệu. -Quá trình ghi thông tin: Thông tin qua bộ đếm số liệu vào, vào bộ giải mã cột. Số liệu cần ghi được đưa vào bộ khuếch đại nhận. Cùng lúc, bộ giải mã hàng kích hoạt word line lên mức tích cực 1 để mở T3 và T4. Các đầu ra Q và Q phủ định nối với bit line. Do tín hiệu cần ghi được khuếch đại nên nó sẽ lớn hơn tín hiệu đang ghi trên FF. Vì vậy nó sẽ làm FF chuyển trạng thái phù hợp với trạng thái cần ghi hoặc giữ nguyên trạng thái nếu tín hiệu cần ghi trùng với tín hiệu đã ghi. Page 12 of 30
Nguyễn Anh Đức TĐH-56 4. Vi mạch nhớ (chip nhớ) Tín hiệu địa chỉ để tìm ra ô nhớ cụ thể để đọc hay ghi. Dung lượng chip nhớ quy định bởi số đường địa chỉ (n đường địa chỉ, 2n ô nhớ) Tín hiệu dữ liệu : là đầu ra của các chip ROM hoặc đầu ra vào của các chip RAM. Đầu ra của các chip nhớ là các mạch 3 trạng thái. Số lượng đường dây dữ liệu quy định độ dài từ nhớ của vi mạch nhớ. Thường người ta cho cùng lúc thông số duy lượng và độ dài từ nhớ 1KX8. CS(Chip select) hoặc CE(chip enable) là nhóm tín hiệu chọn chip. Tín hiệu chọn chip ở RAM là CS, ở ROM là CE.Các tín hiệu này nối với đầu ra của bộ giải mã địa chỉ. Khi 1 chip nhớ không được chọn thì bus dữ liệu của nó ở trạng thái treo. Nhóm tín hiệu điều khiển : điều khiển hoạt động của chip nhớ. Các chip ROM có 1 đầu vào điều khiển OE phủ định để cho phép đọc dữ liệu. Khi không có tín hiệu điều khiển OE phủ định thì data bus treo. Chip nhớ RAM thường chỉ có 1 tín hiệu điều khiển là WR để đọc/ghi. Nếu RAM có 2 tín hiệu điều khiển riêng thì đó là WE phủ định (điều khiển ghi) và OE phủ định (điều khiển đọc) Giải mã địa chỉ bộ nhớ Một mạch giả mã địa chỉ phải đảm bảo 2 điều kiện : + MP đã đưa ra địa chỉ 1 ô nhớ nằm trong 1 chip nhớ nào đó được giải mã thì phải truy nhập đọc viết được ô nhớ đó (hay chân CS có mức tích cực) + MP đưa ra địa chỉ của 1 ô nhớ nằm ngoài chip nhớ nào đó (hay chân CS của các chip nhớ đó sẽ không ở mức tích cực) Giải mã địa chỉ dùng cổng logic Trong phương pháp này người ta dùng mạch tổ hợp, chủ yếu là mạch NAND để xây dựng mạch giải mã địa chỉ đơn giản với số đầu ra hạn chế, sử dụng các bit địa chỉ cao của bus địa chỉ, kết hợp với xung chọn chip IO/M phủ định. Page 13 of 30
Nguyễn Anh Đức TĐH-56 Chương 6 : Bộ vi xử lí 1 .Định nghĩa và tính chất 1.1Khái niệm Bộ vi xử lí là 1 vi mạch điện tử cỡ lớn (NSI) hay cực lớn VNSI có thể xử lí thông tin dạng số theo chương trình (có khả năng lập trình được) 1.2Tính chất -Độ lớn của vi xử lí là số bit của từ dữ liệu mà mạch vi xử lí thực hiện song song đồng thời trong một thao tác. -Tần số xung nhịp ảnh hưởng trực tiếp đến tốc độ xử lí lệnh của bộ vi xử lí. Tần số càng cao tốc độ xử lí thông tin càng nhanh, bộ vi xử lí càng mạnh (Tần số xung nhịp càng cao càng hao tổn lớn, công nghệ làm tăng số nhân, giảm xung nhịp vẫn tăng tốc độ) -Số chân tín hiệu địa chỉ thể hiện khả năng quản lí bộ nhớ -Cấu hình : -Nguồn nuôi : 12V; 5V; 3,3V; 2,8V -Phần mềm là tập lệnh được nhà sản xuất trang bị sẵn, nói lên mức độ thông minh của bộ vi xử lí. -Khả năng ghép nối : Mức độ thích hợp để dễ ghép nối 2.Bộ vi xử lí 8085 2.1 Cấu trúc sơ đồ khối Page 14 of 30
Nguyễn Anh Đức TĐH-56 -ALU : Bộ số học và logic thực hiện phép số học bằng mạch -Hệ thống các thanh ghi: Các thanh ghi đa năng (General Purpore Register) có thể lưu giữ số liệu ở kiểu bất kì. Người sử dụng có thể đọc, ghi, xóa nội dung từ chương trình. Mỗi thanh ghi có 1 địa chỉ riêng. Việc truy nhập đến các thanh ghi thông qua tên riêng do hệ thống quy định. Trong các thanh ghi có 1 hoặc nhiều thanh ghi đa năng đặc biệt (thanh ghi chứa General Purpore Register Accmulator) 8085 có 7 thanh ghi đa năng 8 bit là thanh ghi A và từ B-L. B,D,H chứa bit cao; C,E,L chứa bit thấp -Funtion Register (thanh ghi chức năng) chỉ lưu giữ 1 kiểu dữ liệu truy nhập thuộc kiểu thông tin -Thanh ghi cờ (Flag) chỉ trạng thái bộ vi xử lí, mỗi bit của thanh ghi c gọi là 1 cờ trạng thái.Nếu bit cờ ở giá trị 1 thì gọi cờ xác lập. Nếu bit cờ ở giá trị 0 thì gọi là cờ bị xóa. AC(auxiliary carry) : cờ nhớ phụ Z (zero): cờ độc lập khi kết quả phép tính bằng 0 S(sign) : cờ dấu khi kết quả âm cờ S = 1 CY(carry) : cờ nhớ P(Parity) : cờ chẵn lẻ Parity , tổng các số 1trong dãy bit chẵn thì cờ P=1 Bộ vi xử lí càng nhiều cờ càng tốt -Thanh ghi lệnh IR : Mã lệnh mà bộ vi xử lí phải thực hiện. Mã lệnh được đọc từ chương trình, người sử dụng không truy nhập được -Các thanh ghi khác là các thanh ghi đệm (Buffer) hay các thanh ghi trung gian mà ta không truy nhập được -Các khối điều khiển ID : Để biết lệnh có yêu cầu gì và giải mã yêu cầu lệnh, cung cấp tín hiệu cho khối điều khiển Khối định thời và điều khiển : Người sử dụng không tác động được. Nhận tín hiệu vào từ giải mã lệnh, từ đó tạo ra tín hiệu điều khiển và phân định thời gian cho các thao tác viết, đọc, ngắt. DMA (thâm nhập trực tiếp bộ nhớ) giữ các vi lệnh (lệnh chi tiết) để điều khiển thao tác khối khác. Quy trình thực hiện lệnh Địa chỉ của chương trình là địa chỉ của lệnh đầu tiên của chương trình Bước 1 : Nạp địa chỉ vào con trỏ lệnh Bước 2 : MP nạp và chuyển nội dung ô nhớ có địa chỉ đầu nằm trong con trỏ lệnh vào thanh ghi lệnh Bước 3 : Thực hiện lệnh nằm trong thanh ghi lệnh Bước 4 : Nội dung con trỏ lệnh tự động tăng lên 1 để chỉ ra địa chỉ lệnh thực hiện tiếp theo Bước 5 : Quay về bước 2 Nhận xét : Qui trình thực hiện và đọc lệnh về bản chất là 2 quá trình trình độc lập nhưng với hoạt đông MP và quá trình diễn ra nối tiếp nhau nên tốc độ xử lí chậm Thời gian để thực hiện 1 lệnh gọi là chu kì lệnh, phụ thuộc độ dài câu lệnh Ví dụ : 1 byte lệnh 3 byte lưu trong 3 ô nhớ. Để thực hiện lệnh 3 byte phải chuyển 3 lần vào thanh ghi lệnh. Chu kì máy là thời gian để đọc 1 byte lệnh Một chu kì lệnh gồm một số chu kì máy, một chu kì máy gồm nhiều trạng thái (kí hiệu T4-T6) Mỗi trạng thái bằng 1 chu kì xung clock trong đó T4 là thời gian chờ đợi Page 15 of 30
Nguyễn Anh Đức TĐH-56 2.2Các chân 8085 (có 40 chân) Gồm 8 bit dữ liệu, 16 bit địa chỉ Nguồn 5 V DC MP 8085 có ngắt đa mức, có 5 chân ngắt (INTR, RST5.5. RST6.5, RST7.5 và TRAP) Các chân của 8085 tương thích TTL xung nhịp 4-10 MHz. 2.Bộ vi xử lí 8086/8088 2.1 Cấu trúc sơ đồ khối Gồm 2 khối chức năng: Khối phối ghép BIU và khối thực hiện lệnh EU Page 16 of 30
Nguyễn Anh Đức TĐH-56 Việc chia CPU làm 2 phần làm việc song song có thể lien hệ với nhau thông qua bộ đệm lệch. Làm tăng tốc độ của của 8086 so với 8085 -Khối phối ghép BIU Đưa ra địa chỉ, đọc mã lệnh từ bộ nhớ, đọc ghi dữ liệu từ bộ nhớ hoặc cổng vào, chịu trách nhiệm đưa địa chỉ ra bus và trao đổi dữ liệu với bus. Cấu trúc BIU gồm bộ cộng để tính địa chỉ 4 thanh ghi đoạn ES, CS, SS, DS và bộ nhớ đệm lệnh: chứa các mã lệnh đọc được nằm sẵn trong bộ nhớ đệm chờ EU xử lí. Đây là cấu trúc mới theo cơ chế xử lí xen kẽ liên tục dòng mã lệnh Bộ nhớ đệm lệnh làm việc theo kiểu vào trước ra trước byte nào cấp vào đệm lệnh trước sẽ lấy ra xử lí trước, làm tăng tốc độ xử lí -Khối thực hiện lệnh EU gồm + Khối điều khiển CU có mạch giải mã lệnh + Mã lệnh được đọc từ bộ nhớ đệm lệnh, đưa đến đầu vào mạch giả mã. Các thông tin thu được đưa đến mạch tạo xung điều khiển. Kết quả thu được là các dòng xung khác nhau tùy theo mã lệnh để điều khiển các bộ phận bên trong/ ngoài CPU Khối số học ALU: dãy được thực hiện các thao tác khác nhau với các toán hạng của lệnh. Khi hoạt động EU cung cấp thông tin về địa chỉ cho BIU để khối này đọc lệnh và dữ liệu còn EU giải mã lệnh và thực hiện Trong 8086 và 8088 còn có các thanh ghi 16 bit thuộc cả hai khối EU và BIU. Trong EU còn có thêm các thanh ghi 8 bit 2.2Hệ thống thanh ghi trong 8086, 8088 -Bộ nhớ chia thành: +Vùng chứa mã dữ liệu. +Vùng chứa dữ liệu và kết quả trung gian của chương trình +Vùng nhớ đặc biệt gọi là ngăn xếp: quản lí thông số của bộ vi xử lí. -Thanh ghi đoạn (Segment Register) Các thanh ghi đoạn là các thanh ghi 16 bit dùng để lưu trữ địa chỉ đoạn của các vùng nhớ +Thanh ghi CS(Code Segment): ghi địa chỉ đoạn mã lệnh +Thanh ghi DS(Data Segment): địa chỉ đoạn dữ liệu +Thanh ghi ES(Extra Segment): đoạn dữ liệu mở rộng +Thanh ghi SS(Stack Segment): địa chỉ đoạn ngăn xếp Các thanh ghi này chỉ ra địa chỉ đầu của 4 đoạn trong bộ nhớ, dung lượng lớn nhất là 64kb. Nội dung của các thanh ghi đoạn sẽ xác định địa chỉ ô nhớ đầu đoạn. Địa chỉ này gọi là địa chỉ cơ sở. Địa chỉ của các ô nhớ khác thuộc đoạn được tính bằng cách cộng thêm vào địa chỉ cơ sở 1 giá trị gọi là địa chỉ lệch. Độ lệch này xác định bằng những thanh ghi 16 bit khác gọi là thanh ghi lệch (offset registor). Để xác định địa chỉ vật lí 20bit của một ô nhớ trong một đoạn bất. MP 8086/8088 sử dụng 1 thanh ghi lệch, 1 thanh ghi đoạn. Từ nội dung thanh ghi tính ra địa chỉ vật lí Địa chỉ vật lí = 16 x địa chỉ đoạn công + địa chỉ lệch Việc dùng thanh ghi để ghi nhớ thông tin về địa chỉ tạo ra 1 địa chỉ gị là địa chỉ logic Ví dụ: địa chỉ CS, IP biết CS: F000, IP:FFF0 F000x16+FFF0 = F0000+FFF0 = FFFF0 Page 17 of 30
Nguyễn Anh Đức TĐH-56 -Thanh ghi đa năng Trong EU có 8 thanh ghi đa năng 8 bit AH, AL, CH, CL, DH, DL, BL, BH và chúng có thể ghép lại thành thanh ghi 16 bit AX, CX, BX, DX. Mỗi thanh ghi có thể được dùng để chứa các loại dữ liệu khác nhau nhưng cùng có những công việc đặc biệt chỉ thao tác với một vài thanh ghi nào đó nên các thanh ghi được gắn tên đặc biệt +AX thanh ghi chứa : chứa kết quả các thao tác, nếu kết quả chỉ có 8 bit thì khi đó AL gọi là ACC. +BX thanh ghi cơ sở : chứa địa chỉ của một bản dùng trong lệnh XLAT (đổi mã theo bảng) +CX bộ đếm count : chứa số lần lặp trong lệnh lặp, CL chứa số lần dịch hoặc quay thanh ghi. +DX là thanh ghi dữ liệu: cùng AX tham gia vào phép nhân hoặc chia số 16 bit. DX còn dùng để chứa địa chỉ của các cổng trong các lệnh vào ra trực tiếp dữ liệu. -Thanh ghi con trỏ và chỉ số (point and index) 8086 có 3 thanh ghi con trỏ và 2 thanh ghi số 16 bit, các thanh ghi này trừ thanh ghi IP đều có thể sử dụng như thanh ghi đa năng. Những ứng dụng chính của mỗi thanh ghi được ngầm định là các thanh ghi lệnh. IP (Introdution pointer) sẽ luôn trỏ vào lệnh tiếp theo được thực hiện nằm trong mã lệnh CS. Địa chỉ đầy đủ của lệnh tiếp theo CS : IP BP (Base pointer) con trỏ cơ sở, luôn trỏ vào dữ liệu, nằm trong ngăn xếp SS. Địa chỉ đầy đủ của 1 phần tử trong đoạn ngăn xếp với SS : BP SP ( Stack pointer) luôn trỏ vào đỉnh hiện thời của ngăn xếp nằm trong ngăn xếp SS, địa chỉ đầy đủ của đỉnh ngăn xếp ứng với SS : SP SI (Souce index) chỉ số nguồn,chỉ vào dữ liệu trong đoạn dữ liệu DS. Địa chỉ đầy đủ của dữ liệu là DS : SI DI (Destination index) chỉ số đích, chỉ vào dữ liệu trong đoạn dữ liệu DS, địa chỉ đầy đủ của dữ liệu là DS : SI -Thanh ghi cờ Mỗi bit của một thanh ghi cờ phản ánh một trạng thái nhất định của phép toán do ALU thực hiện hoặc một trạng thái hoạt động của EU, dựa vào các cờ này người lập trình sẽ có các lệnh thích hợp tiếp theo cho bộ vi xử lý. Thanh ghi C có 16 bit sử dụng 9 bit làm các bit cờ. +Các cờ điều kiện - conditional flags: Có 6 cờ được gọi là cờ điều kiện. Chúng được lập hay xoá là bởi EU, dựa trên kết quả của các phép toán số học. Cờ nhớ - Carry flag (CF) – Cờ này được đặt lên 1 khi tính toán một số không dấu bị tràn. Ví dụ khi cộng dạng byte: 255+1 (kết quả không nằm trong vùng 0..255). Khi không tràn, cờ này đặt bằng 0 Cờ chẵn lẻ - parity flag (PF) – Cờ PF=1 khi số lượng bit “1” trong kết quả là chẵn, PF=0 khi số lượng bit “1” là lẻ. Cờ nhớ phụ - auxiliary carry flag (AF)- có ý nghĩa quan trọng đối với phép cộng và phép trừ các số BCD; AF=1 khi nhóm 4 bit thấp (không dấu) tràn. Chỉ được sử dụng với lệnh thao tác với số BCD. Cờ không - zero flag (ZF)- chỉ thị rằng kết qủa của phép toán số học hay logic là bằng 0. Page 18 of 30
Nguyễn Anh Đức TĐH-56 Cờ dấu - sign flag (SF) - chỉ thị dấu số học của kết quả sau 1 phép toán số học. Nếu số là âm (MSB=1) thì SF=1 và ngược lại SF=0 khi MSB=0 Cờ tràn - overflow flag (OF)- Cờ tràn OF=1 khi tính toán tràn số âm. Ví dụ khi tính bới 2 byte: 100+50 (kết quả ngoài khoảng -128..127) +Cờ điều khiển - control flags : 3 cờ còn lại trong thanh ghi cờ được sử dụng để điều khiển một số hoạt động của vi xử lý. Chúng được gọi là các cờ điều khiển. Các cờ điều khiển được lập hay xoá thông qua các lệnh đặc biệt trong chương trình người dùng. Ba cờ điều khiển là: Cờ bẫy - trap flag (TF) – Khi cờ TF=1, CPU sẽ chờ ngắt từ thiết bị ngoài. Cờ ngắt - interrupt flag (IF) - được sử dụng để cho phép hay cấm ngắt của các chương trình; Cờ hướng - direction flag (DF) - được sử dụng với các lệnh chuỗi, mảng dữ liệu, nếu DF=0 thực thi theo hướng tiến, DF=1 thự thi theo hướng lùi. 2.3Các sơ đồ chân 8086 8088 8088 và 8086 là gần tương tự như nhau, chỉ khác ở chỗ 8088 có 8bit dữ liệu còn 8086 có 16 bit dữ liệu ngoài. Cả 2 bộ xử lý đều có: - Độ rộng bus dữ liệu nội là 16 bit -20 đường địa chỉ (16 address/data + 4 address/status), cho phép địa chỉ hoá không gian bộ nhớ tối đa là 1Mbyte ở chế độ dồn kênh address/data pins (8088 only multiplexes 8 pins) -2 chế độ hoạt động (maximum và minimum mode) -Cùng 1 tập lệnh MP8086 có thể hoạt động ở một trong hai chế độ: - Chế độ MIN: CPU tự tạo ra các tín hiệu điều khiển hoạt động của BUS (các chân từ 24 đến 34). - Chế độ MAX: CPU chỉ đưa ra các tín hiệu trạng thái, cần thêm một chip điều khiển BUS (BUS controller 8288) và chip này sẽ thông dịch các tín hiệu trạng thái thành các tín hiệu điều khiển BUS Page 19 of 30

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2430 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.