BỘ GIÁO DỤC VÀ ĐÀO TẠOTRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINHCÔNG TRÌNH 1*+,Ç1&Ӭ8.+2$+Ӑ&&Ӫ$6,1+9,Ç1
Tp. Hồ Chí Minh, tháng
7+,ӂ7.ӂ+ӊ7+Ӕ1*Ĉ,ӄ8.+,ӆ17Ë1+,ӊ8
ĈÊ1*,$27+Ð1*6Ӱ'Ө1*)3*$
MÃSỐ: 69
SKC 007 3 3 6
BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH
BÁO CÁO TỔNG KẾT
ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CỦA SINH VIÊN
SV2020 - 124
Chủ nhiệm đề tài: Nguyễn Thanh Phong
TP. HỒ CHÍ MINH – 10/2020
THIẾT KẾ HỆ THỐNG
ĐIỀU KHIỂN TÍN HIỆU ĐÈN GIAO THÔNG SỬ DỤNG FPGA
BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM
BÁO CÁO TỔNG KẾT
ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CỦA SINH VIÊN
THIẾT KẾ HỆ THỐNG
ĐIỀU KHIỂN TÍN HIỆU ĐÈN GIAO THÔNG SỬ DỤNG FPGA
SV2020 – 124
Thuộc nhóm ngành khoa học: Kỹ thuật máy tính
SV thực hiện: Phạm Thanh Phong Nam, Nữ: Nam
Dân tộc: Kinh
Lớp, khoa: 16119CLC, ĐT CLC Năm thứ: 4 /Số năm đào tạo: 4
Ngành học: Công nghệ kỹ thuật máy tính
Người hướng dẫn: TS. Trương Ngọc Sơn
TP. HỒ CHÍ MINH – 10/2020
3
MỤC LỤC
DANH MỤC HÌNH ................................................................................................................ i
DANH MỤC BẢNG ............................................................................................................. iii
DANH MỤC CÁC TỪ VIẾT TẮT ...................................................................................... iv
TỔNG QUAN .................................................................................................... 1
1.1 Đặt vấn đề: ................................................................................................................. 1
1.2 Giải quyết vấn đề: ...................................................................................................... 1
1.3 Mục tiêu: .................................................................................................................... 1
1.4 Đối tượng và phạm vi nghiên cứu: ............................................................................ 2
CƠ SỞ LÝ THUYẾT ........................................................................................ 3
2.1 Tổng quan về FPGA .................................................................................................. 3
2.1.1 FPGA là gì? ........................................................................................................ 3
2.1.2 Lịch sử ra đời FPGA .......................................................................................... 4
2.1.3 Vì sao chọn FPGA.............................................................................................. 4
2.1.4 Cấu trúc FPGA ................................................................................................... 5
2.2 Ngôn ngữ Verilog ...................................................................................................... 8
2.2.1 Giới thiệu ngôn ngữ Verilog .............................................................................. 8
2.2.2 Quy trình thiết kế số ........................................................................................... 9
2.3 Máy trạng thái hữu hạn FSM ................................................................................... 18
2.3.1 Khái niệm ......................................................................................................... 18
2.3.2 Phân loại ........................................................................................................... 19
THIẾT KẾ HỆ THỐNG .................................................................................. 21
3.1 Chức năng và yêu cầu hệ thống ............................................................................... 21
3.2 Thiết kế bộ điều khiển tín hiệu đèn giao thông ....................................................... 21
4
3.2.1 Thiết kế đơn vị traffic_light_fsm ..................................................................... 23
3.2.2 Thiết kế đơn vị delay_counter .......................................................................... 26
3.2.3 Thiết kế chức năng giữ trạng thái ..................................................................... 28
KẾT QUẢ NGHIÊN CỨU VÀ ĐÁNH GIÁ .................................................. 29
4.1 Sơ đồ khối đơn vị traffic_light ................................................................................ 29
4.2 Kết quả mô phỏng chức năng .................................................................................. 29
4.2.1 Kiểm tra trường hợp bình thường .................................................................... 30
4.2.2 Kiểm tra trường hợp Reset tích cực ................................................................. 30
4.2.3 Kiểm tra trường hợp Switch tích cực ............................................................... 31
4.3 Kết quả mô phỏng trên Xilinx Spartan 3E Stater Kit .............................................. 31
KẾT LUẬN VÀ KIẾN NGHỊ ......................................................................... 33
5.1 Kết luận ................................................................................................................... 33
5.2 Kiến nghị ................................................................................................................. 33
TÀI LIỆU THAM KHẢO .................................................................................................... 34
PHỤ LỤC ............................................................................................................................. 35
