Thiết kế nhờ máy tính-Nguyễn Thành Kiên

Chia sẻ: Phuong Phuong | Ngày: | Loại File: PDF | Số trang:100

Thêm vào BST

Báo xấu

79
lượt xem 13
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

VHDL là gì? Một ngôn ngữ mô tả phần cứng: VHDL - VHSIC Hardware Description Language. VHSIC - Very High Speed Integrated Circuits. Là chuẩn do Bộ QP Mỹ phát triển từ thập niên 70. Dựa trên ngôn ngữ lập trình ADA, nhằm tạo ra tài liệu mô tả hoạt động của các mạch điện tử. 1987 được IEEE chuẩn hóa trong IEEE 1076-1987. 1993 hoàn thiện lại thành IEEE 1076-1993. 2002 giải quyết vấn đề protected types=IEEE 1076-2002...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế nhờ máy tính-Nguyễn Thành Kiên

Thiết kế nhờ máy tính Nguyễn Thành Kiên Bộ môn Kỹ thuật Máy tính Khoa Công nghệ thông tin, ĐH BKHN
Tài liệu tham khảo Text Book:  Circuit Design with VHDL, Volnei A.Pedroni, MIT  press. VHDL Programming by Examples, Douglas L.Perry,  McGraw Hill. Reference Books:  1076 IEEE Standard Vhdl Language Reference  Manual 2002, IEEE Computer Society. Microprocessor Design Principles and Practices with  VHDL, Enoch O. Hwang. HDL Chip Design- A Practical Guide for Designing,  Synthesizing and Simulating ASICs and FPGAs using VHDL or Verilog, Douglas J.Smith. Copyright © by N.T.K - 8/2008
Phần mềm học tập Active-HDL 7.1.sp2  Quartus (for Altera FPGAs)  ISE (for Xilinx FPGAs)  www.opencores.org  Copyright © by N.T.K - 8/2008
Giảng viên Nguyễn Thành Kiên   Giảng viên Bộ môn Kỹ thuật Máy tính Khoa CNTT, ĐHBKHN.  Mobile: +84983588135  Email: kiennt-fit@mail.hut.edu.vn Copyright © by N.T.K - 8/2008
Yêu cầu môn học Tham gia >75% số giờ học.  Nghỉ ≥ 5 buổi => Học lại.  Nghỉ ≥ 3 buổi => Không thi lần 1.  Cách tính điểm:  Bài kiểm tra giữa kỳ: 20%  Bài tập lớn: 20%  Bài kiểm tra cuối kỳ: 60%  Copyright © by N.T.K - 8/2008
Nội dung môn học I. Thiết kế mạch với ngôn ngữ VHDL.  1. Giới thiệu VHDL.  2. Cấu trúc code.  3. Các kiểu dữ liệu.  4. Các phép toán và thuộc tính.  5. Code song song/Code tuần tự.  6. Tín hiệu và biến.  7. Máy hữu hạn trạng thái.  8. Phương pháp thiết kế đa cấp  (Packages,Components,Subprogram) 9. Attibutes & Configurations.  10. Tổng hợp mã VHDL.  II. Thiết kế CPU.  1. Nguyên tắc thiết kế CPU.  2. Các thành phần của CPU.  3. Tối ưu hóa, mô phỏng, tổng hợp và triển khai CPU.  Copyright © by N.T.K - 8/2008
Nội dung môn học I. Thiết kế mạch với ngôn ngữ VHDL.  1. Giới thiệu VHDL.  2. Cấu trúc code.  3. Các kiểu dữ liệu.  4. Các phép toán và thuộc tính.  5. Code song song/Code tuần tự.  6. Tín hiệu và biến.  7. Máy hữu hạn trạng thái.  8. Phương pháp thiết kế đa cấp (Packages,  Components, Subprogram). 9. Attibutes & Configurations.  II. Thiết kế CPU.  Copyright © by N.T.K - 8/2008
1. Giới thiệu ngôn ngữ VHDL. Phương Phương pháp pháp thiết kế thiết kế bằng HDL truyền thống Copyright © by N.T.K - 8/2008
1. Giới thiệu ngôn ngữ VHDL. VHDL là gì?  Một ngôn ngữ mô tả phần cứng:  VHDL - VHSIC Hardware Description Language.  VHSIC - Very High Speed Integrated Circuits.  Là chuẩn do Bộ QP Mỹ phát triển từ thập niên  70. Dựa trên ngôn ngữ lập trình ADA, nhằm tạo ra tài liệu mô tả hoạt động của các mạch điện tử. 1987 được IEEE chuẩn hóa trong IEEE 1076-1987.  1993 hoàn thiện lại thành IEEE 1076-1993.  2002 giải quyết vấn đề protected types=>IEEE  1076-2002 Copyright © by N.T.K - 8/2008
1. Giới thiệu ngôn ngữ VHDL. VHDL là chuẩn độc lập mô tả hệ thống:  Các nhà phát triển hệ thống dựa trên VHDL  để mô tả, thiết kế hệ thống. Các phần mềm mô phỏng có thể thực hiện  mô phỏng hoạt động của hệ thống mô tả. Các phần mềm tổng hợp có thể thực hiện  tổng hợp sinh ra mạch thực để thực hiện hệ thống. Mạch sau khi tổng hợp có thể được nạp  xuống chip để thực hiện chức năng mô tả. Chức năng: mô tả hoạt động của các hệ  thống hoặc mạch điện tử nhằm thực hiện các hệ thốngbyhoặc mạch này trên Copyright © N.T.K - 8/2008
1. Giới thiệu ngôn ngữ VHDL. Ưu điểm của VHDL:  Cho phép hoạt động của hệ thống được mô  tả (modeled) và kiểm thử (simulated) trước khi các công cụ tổng hợp “dịch” thiết kế sang phần cứng thực tế (gates and wires). Cho phép mô tả hệ thống song song.  Khi các mô hình VHDL được “dịch” sang  “gates and wires” thì nó có thể được nạp lên phần cứng CPLD và FPGA để thực thi. Copyright © by N.T.K - 8/2008
1. Giới thiệu ngôn ngữ VHDL. Hai ứng dụng chính của VHDL là:  PLD (Programmable Logic Device):  CPLD (Complex PLD)  FPGA (Field Programmable Gate Array).  ASIC (Application-Specific IC)  Copyright © by N.T.K - 8/2008
Quy trình thiết kế mạch dựa trên VHDL Copyright © by N.T.K - 8/2008
Các công cụ thiết kế VHDL Bộ công cụ của nhà sản xuất chip:  Quartus/Maxplus => tổng hợp VHDL code  lên chip CPLD/FPGA của Altera. ISE => tổng hợp VHDL code lên chip  CPLD/FPGA của Xilinx. Một số công cụ của các hãng thứ ba:  ActiveHDL  Leonardo Spectrum (Mentor Graphics).  Synplify (Synplicity).  ModelSim (Mentor Graphics).  Copyright © by N.T.K - 8/2008
Một ví dụ VHDL đơn giản Copyright © by N.T.K - 8/2008
Một ví dụ VHDL đơn giản Copyright © by N.T.K - 8/2008
Nội dung môn học I. Thiết kế mạch với ngôn ngữ VHDL.  1. Giới thiệu VHDL.  2. Cấu trúc code.  3. Các kiểu dữ liệu.  4. Các phép toán và thuộc tính.  5. Code song song/Code tuần tự.  6. Tín hiệu và biến.  7. Máy hữu hạn trạng thái.  8. Phương pháp thiết kế đa cấp (Packages,  Components, Subprogram). 9. Attibutes & Configurations.  II. Thiết kế CPU.  Copyright © by N.T.K - 8/2008
Code structure library IEEE; use IEEE.std_logic_1164.all; ENTITY full_adder IS PORT (a,b,cin: in bit; s,cout:out bit); END full_adder; Architecture dataflow of full_adder is begin s
Cấu trúc code Thư viện LIBRARY  ENTITY  ARCHITECTURE  Copyright © by N.T.K - 8/2008
Thư viện LIBRARY A LIBRARY là một  tập các đoạn mã thường được sử dụng. Đặt các đoạn mã thường sử dụng vào thư viện cho phép chúng có thể được tái sử dụng hoặc chia sẻ giữa các thiết kế khác nhau. Copyright © by N.T.K - 8/2008