P&I-Ch1:Architecture 1
Ch.1 Kiến trúc hVXL – MT
Kiến trúc thiết bh kinh đin, các hnhúng
Kiến trúc hmáy tính ‘Hi Performance’ - desktop
Hot động ca hthng.
P&I-Ch1:Architecture 2
1.1. Kiến trúc HVXL, Máy tính kinh đin – Embedded systems
1.1.1. Sơ đồ:
3 phn:
-CS,
-Ngoi vi &
- Interface
P&I-Ch1:Architecture 3
1.1.1. a. Central Sub System – CS:
+ CPU: Central Processing Unit:
Khái nim: Là b điu khin trung tâm, thc hin
công vic được giao đặt trong bnh chương trình
bng cách thc hin các phép xlý lên các biến nh
phân và điu khin thiết bngoi vi.
Công vic bao gm:
Tìm lnh, gii mã lnh, [tìm toán hng, xlý và ct kết
qu],
In/Out vi các port kiu Interrupt và DMA để điu khin
thiết bngoi vi.
P&I-Ch1:Architecture 4
¾Đặc trưng – Specifications:
Kích thước toán hng (bit): 4, 8, 12, 16, 32, 64...
Tc độ xlý: Mips, clock multiplier,
Kiến trúc:
RISC (Reduced Instruction Set Computer)vs CISC (Complex
Instruction Set Computer),
DSP – Digital Signal Processor,
Micro Controller (All in one)
Pinning/Signalling (Data/Address - Mux, Control bus,
IRQ, HRQ, RD/WR...),
Register set,
Instruction set – Addressing Modes,
Power: Slow/ sleep/ power down modes
...
P&I-Ch1:Architecture 5
+ Memories (Semiconductor): K/n & ROM:
Khái nim:
Lưu thông tin (ch/tr và sliu) dng nh phân,
Dung lượng ln (upto 100s Mega bit), tc độ truy
nhp nhanh (downto ns access time).
Physically: tính cht vt lý như thếnào?
ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM,
NonVolatile mem, ...
bnhch đọc, vn lưu thông tin khi mt đin,
Package : byte
Access time:100..120ns
Ghi/np ni dung: T/bchuyên dùng (ROM Burner
/Programmator)
Shadow ROM?: copy ni dung tROM sang DRAM mi khi khi
động