Bài giảng Thiết kế logic số - Đỗ Mạnh Hà

HỌC VIỆN CÔNG NGHỆ BƢU CHÍNH VIỄN THÔNG<br /> <br /> --------------------<br /> <br /> Đỗ Mạnh Hà<br /> Đặng Hoài Bắc<br /> <br /> BÀI GIẢNG<br /> <br /> THIẾT KẾ LOGIC SỐ<br /> <br /> Hà nội 9.2010<br /> <br /> 1<br /> <br /> 2<br /> <br /> LỜI NÓI ĐẦU<br /> “Thiết kế logic số” là môn học chuyên ngành quan trọng cho sinh viên ngành Kỹ thuật<br /> Điện – Điện tử tại Học viện Công nghệ Bƣu chính Viễn thông. Trong môn học này, sinh viên<br /> đƣợc trang các kiến thức về phƣơng pháp mô tả, thiết kế theo cấu trúc, RTL và hành vi các hệ<br /> thống số dùng ngôn ngữ mô tả phần cứng: thiết kế mạch số tổ hợp, thiết kế mạch số tuần tự,<br /> máy trạng thái, hazard, phát hiện lỗi,... thử nghiệm thiết kế các hệ thống số sử dụng những<br /> cấu kiện logic khả trình nhƣ CPLD, FPGA. Từ đó sinh viên có thể thực hiện thiết kế logic cho<br /> hệ thống điện tử số sử dụng ngôn ngữ mô tả phần cứng VHDL phục vụ mô phỏng, kiểm tra,<br /> thử nghiệm, thực thi một một hệ thống điện tử số hoàn chỉnh trong thực tế. Bên cạnh đó môn<br /> học còn giúp sinh viên tích lũy các kỹ năng chuyên môn nhƣ kỹ năng phân tích, thiết kế kỹ<br /> thuật hệ thống thống số dùng VHDL<br /> Bài giảng gồm các nội dung chính nhƣ sau:<br /> CHƢƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ<br /> CHƢƠNG 2 – CẤU KIỆN LOGIC KHẢ TRÌNH (PLD).<br /> CHƢƠNG 3 – CĂN BẢN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL<br /> CHƢƠNG 4 – PHƢƠNG PHÁP THIẾT KẾ LOGIC DÙNG VHDL<br /> CHƢƠNG 5 – THIẾT KẾ CÁC HỆ THỐNG SỐ ỨNG DỤNG DÙNG VHDL<br /> PHỤ LỤC I – QUY ƢỚC VỀ ĐẶT TÊN TRONG VHDL<br /> PHỤ LỤC II – CẤU TRÚC LỆNH CƠ BẢN CỦA VHDL<br /> PHỤ LỤC III – GIỚI THIỆU CPLD/FPGA CỦA XILINX<br /> PHỤ LỤC IV – HƢỚNG DẪN PHẦN MỀM ISE CỦA XILINX<br /> Trong đó Chƣơng 1, Phụ lục III, và Phụ lục IV do giảng viên Đặng Hoài Bắc biên soạn,<br /> các nội dung còn lại do giảng viên Đỗ Mạnh Hà biên soạn. Bài giảng đƣợc thực hiện trong<br /> một thời gian ngắn, nên khó tránh khỏi những thiếu sót. Các tác giả rất mong nhận đƣợc<br /> những ý kiến đóng góp các đồng nghiệp để bài giảng đƣợc hoàn thiện hơn. Mọi góp ý xin vui<br /> lòng gửi về Bộ môn kỹ thuật điện tử - Khoa Kỹ thuật Điện tử 1- Học viện Công nghệ Bƣu<br /> chính Viễn thông hoặc email: hadm@ptit.edu.vn. Chúng tôi xin chân thành cảm ơn các đồng<br /> nghiệp đã đóng góp các ý kiến quý báu; xin chân thành cảm ơn lãnh đạo Học viện, Phòng<br /> Đào tạo và NCKH, Khoa Kỹ thuật Điện tử 1, 2 đã tạo điều kiện để chúng tôi hoàn thành bài<br /> giảng này.<br /> Hà nội, tháng 9 năm 2010<br /> Nhóm tác giả<br /> <br /> 3<br /> <br /> 4<br /> <br /> Mục lục<br /> <br /> MỤC LỤC<br /> LỜI NÓI ĐẦU ................................................................................................................. 3<br /> MỤC LỤC ........................................................................................................................ 5<br /> CHƢƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ .................. 8<br /> 1.1 GIỚI THIỆU CHUNG ................................................................................................ 8<br /> 1.2 QUY TRÌNH PHÁT TRIỂN HỆ THỐNG ĐIỆN TỬ ................................................ 9<br /> 1.2.1 Quy trình phát triển sản phẩm tuần tự ................................................................. 9<br /> 1.2.2 Quy trình phát triển sản phẩm song song .......................................................... 10<br /> 1.2 MÔ HÌNH KIẾN TRÚC VÀ CÁC MỨC THIẾT KẾ HỆ THỐNG SỐ .................. 12<br /> 1.2.1 Kiến trúc của hệ thống số................................................................................... 12<br /> 1.2.2 Các Mức thiết kế hệ thống số ............................................................................. 13<br /> 1.3. TỔNG QUAN VỀ CÁC CÔNG NGHỆ THỰC HIỆN HỆ THỐNG SỐ ................ 14<br /> 1.3.1 Phân loại các công nghệ logic số ...................................................................... 14<br /> 1.3.2 So sánh các loại cấu kiện chuẩn ........................................................................ 17<br /> 1.4 QUY TRÌNH THIẾT KẾ VI ĐIỆN TỬ .................................................................... 22<br /> 1.5. VAI TRÒ CỦA THIẾT KẾ VI ĐIỆN TỬ SỬ DỤNG HDL ................................... 23<br /> 1.6 LƢU ĐỒ THIẾT KẾ VI ĐIỆN TỬ DÙNG HDL..................................................... 25<br /> 1.6.1. Thiết kế logic ..................................................................................................... 26<br /> 1.6.2. Tổng hợp thiết kế (Synthesis) ............................................................................ 26<br /> 1.6.3. Thiết kế mức vật lý (Physical Design)............................................................... 26<br /> 1.6.4. Kiểm tra thiết kế (Verification) ......................................................................... 27<br /> 1.6.5 Sản xuất và đóng gói .......................................................................................... 28<br /> 1.7 CÁC PHẦN MỀM EDA HỖ TRỢ THIẾT KẾ LOGIC SỐ DÙNG HDL ............... 28<br /> CHƢƠNG 2 – CẤU KIỆN LOGIC KHẢ TRÌNH (PLD). ........................................ 30<br /> 2.1. GIỚI THIỆU CHUNG VỀ CÔNG NGHỆ LOGIC KHẢ TRÌNH (PLD) ............... 30<br /> 2.1.1. SPLD ................................................................................................................. 30<br /> 2.1.2. CPLD (Complex PLD) ...................................................................................... 33<br /> 2.1.3. FPGA................................................................................................................. 34<br /> 2.2. GIỚI THIỆU PHƢƠNG PHÁP THIẾT LẬP CẤU HÌNH CHO CPLD/FPGA ...... 36<br /> 2.2.1 Phƣơng pháp dùng sơ đồ mô tả ......................................................................... 36<br /> 2.2.2. Phƣơng pháp dùng ngôn ngữ mô tả phần cứng (HDL) .................................... 37<br /> 2.3. YÊU CẦU CHUNG KHI THIẾT KẾ VỚI CPLD/FPGA ....................................... 37<br /> 2.3.1 Chọn vi mạch CPLD hoặc FPGA phù hợp ........................................................ 37<br /> 2.3.2 Chọn giải pháp cấu hình cho CPDL/FPGA ....................................................... 38<br /> 2.3.3 Chọn công cụ phần mềm phù hợp ...................................................................... 40<br /> 2.4. LƢU ĐỒ THIẾT KẾ CHO CPLD/FPGA ................................................................ 41<br /> 2.4.1 Lƣu đồ thiết kế cho CPLD .................................................................................. 41<br /> 2.4.2 Lƣu đồ thiết kế cho FPGA .................................................................................. 44<br /> 2.5.3. Ví dụ thiết kế đơn giản dùng phần mềm ISE ..................................................... 46<br /> <br /> 5<br /> <br />