Thiết kế luận lý 1 Bài tập chương 1 – Các hệ thống số và mã
Nguyễn Quang Huy – 3/2012 http://www.cse.hcmut.edu.vn/~huynguyen
CÁC HỆ THỐNG SỐ VÀ MÃ
Bài tập cơ bản
1. Mô tả quá trình thu/phát và lưu trữ âm thanh sử dụng đĩa CD (Compact Disk).
2. Xác định giá trị của số 100101011.01101000
2
trong hệ thập lục phân.
3. Chuyển 3096
10
sang số BCD. Xác định parity lẻ cho số này.
Bài tập mở rộng
4. Trong một máy vi tính, địa chỉ các ô nhớ là các số nhị phân xác định vị trí mạch nhớ nơi
một byte được lưu trữ. Số bit tạo nên một địa chỉ phụ thuộc vào số lượng ô nhớ của bộ nhớ
đó. Số lượng bit có thể là rất lớn, do đó giá trị địa chỉ thường được biểu diễn dưới dạng số
thập lục phân thay vì số nhị phân.
(a) Nếu một máy vi tính sử dụng địa chỉ gồm 20-bit thì số lượng các ô nhớ khác nhau của
bộ nhớ là bao nhiêu?
(b) Cần bao nhiêu ký số HEX để biểu diễn địa chỉ cho một ô nhớ?
(c) Địa chỉ (dạng số HEX) của ô nhớ thứ 256 là bao nhiêu? (Chú ý: ô nhớ đầu tiên luôn có
địa chỉ 0)
5. Một vùng nhớ 8Mbyte (địa chỉ bắt đầu bằng 0). Số bit tối thiểu để biểu diễn địa chỉ cho 1 ô
nhớ. Xác định tầm địa chỉ của của vùng nhớ.
6. Trong một CD nhạc, tín hiệu điện áp âm thanh thường được lấy mẫu khoảng 44.000
lần/giây và giá trị của mỗi mẫu được lưu trữ trên bề mặt đĩa dưới dạng các số nhị phân.
Nói một cách khác, một số nhị phân được lưu trữ biểu diễn cho một điểm điện áp trên giản
đồ sóng của tín âm thanh.
(a) Nếu các số nhị phân có chiều dài 6 bit, có bao nhiêu giá trị điện áp khác nhau có thể
được biểu diễn bằng một số nhị phân? Lặp lại câu hỏi với số nhị phân 8 bit, 10 bit?
(b) Nếu các số nhị phân 10 bit được sử dụng, có bao nhiêu bit được lưu trữ trên CD trong
một giây?
(c) Giả sử 1 CD có thể lưu trữ 5 tỷ bit thì đoạn âm thanh được lưu trữ có chiều dài tối đa là
bao nhiêu (giây) nếu các số nhị phân 10 bit được sử dụng?
7. Một máy ảnh kỹ thuật số trắng-đen bố trí một lưới mịn lên một bức ảnh, sau đó đo đạc và
lưu trữ một số nhị phân biểu diễn cho mức độ xám mà nó thấy được tại mỗi mắt lưới. Ví
dụ, nếu các số nhị phân 4-bit được sử dụng, giá trị cho màu đen được thiết lập là 0000 và
màu trắng là 1111, các mức độ xám khác nhau sẽ nằm trong khoảng giá trị từ 0000 đến
1111. Nếu các số 6-bit được sử dụng, màu đen sẽ là 000000 và trắng là 111111.
Giả sử ta muốn phân biệt giữa 254 mức độ xác khác nhau tại mỗi mắt lưới. Cần bao nhiêu
bit để biểu diễn cho các mức độ này?
Thiết kế luận lý 1 Bài tập chương 3 – Các mạch luận lý tổ hợp
Nguyễn Quang Huy – 3/2012 http://www.cse.hcmut.edu.vn/~huynguyen
CÁC MẠCH LUẬN LÝ TỔ HỢP
Bài tập cơ bản
1. Đơn giản các bìa Karnaugh sau

1 1 1 1
1 1 0 0

0 0 0 1
0 0 1 1
1 1
0 0

1 0
1 x
2. Sử dụng bìa Karnaugh để rút gọn các hàm sau (làm tất cả các trường hợp có thể)
(a) F(A,B,C) = ∑(1,2,3,4,6,7)
(b) F(A,B,C,D) = ∑(1,3,4,5,6,7,12,13)
(c) F(A,B,C,D) = ∑(2,5,7,8,10,12,13,15)
(d) F(A,B,C,D) = ∑(0,6,8,9,10,11,13,14,15)
(e) F(A,B,C,D) = ∑(0,4,5,6,7,8,9,10,11,13,14,15)
(f) F(D,C,B,A) = ∑(0,2,3,5,7,8,10,11,12,13,14,15)
(g) F(D,C,B,A) = ∑(0,1,4,5,7,8,10,13,14,15)
3. Sử dụng bìa Karnaugh để rút gọn các hàm sau (làm tất cả các trường hợp có thể)
(a) F(A,B,C,D) = ∑(0,1,2,5,7,8,10,14,15)+∑(3,13)
(b) F(A,B,C,D) = ∑(1,3,6,8,11,14)+∑(2,4,5,13,15)
(c) F(A,B,C,D) = ∑(1,5,6,7,9,11,15)+∑(0,2,3,8,14)
(d) F(D,C,B,A) = ∑(0,3,6,9,11,13,14)+∑(5,7,10,12)
(e) F(D,C,B,A) = ∑(1,2,5,10,12)+∑(0,3,4,8,13,14,15)
(f) F(D,C,B,A) = ∑(0,1,4,6,10,14)+∑(5,7,8,9,11,12,15)
(g) F(E,D,C,B,A) = ∑(1,3,10,14,21,26,28,30)+∑(5,12,17,29)
(h) F(A,B,C,D) = ∏(0,2,3,4,7,8)
(i) F(A,B,C,D) = ∏(1,3,4,5,11,12,14,15).(0,6,7,8)

1 0 1 1
1 0 0 1

0 0 0 0
1 0 1 1
(
,
,
)
=
(
0
,
1
,
4
,
6
)
+
(
5
)
Thiết kế luận lý 1 Bài tập chương 3 – Các mạch luận lý tổ hợp
Nguyễn Quang Huy – 3/2012 http://www.cse.hcmut.edu.vn/~huynguyen
4. Rút gọn các hàm sau
(a) =
+ + +
+
(b) = (
)+ +
(c) = ( +
)+
+
+
 +
5. Cho các bảng sự thật sau
C B A F1 F2 C B A F1 F2
0 0 0 0 1 0 0 0 1 1
0 0 1 0 0 0 0 1 0 X
0 1 0 1 0 0 1 0 X 0
0 1 1 0 1 0 1 1 0 1
1 0 0 0 1 1 0 0 0 1
1 0 1 1 1 1 0 1 1 X
1 1 0 0 1 1 1 0 X X
1 1 1 1 0 1 1 1 1 0
Ứng với mỗi bảng sự thật,
(a) Rút gọn F1 và F2 theo dạng tổng các tích (SOP).
(b) Rút gọn F1 và F1 theo dạng tích các tổng (POS).
6. Thiết kế mạch tổ hợp có 3 ngõ nhập và 1 ngõ xuất sao cho ngõ xuất ở mức “1” khi và chỉ
khi có một số lẻ ngõ nhập ở mức “1”.
7. Thiết kế mạch tổ hợp có 3 ngõ nhập và 1 ngõ xuất sao cho ngõ xuất ở mức “1” khi và chỉ
khi giá trị thập phân của ngõ nhập nhỏ hơn 3.
8. Thiết kế mạch tổ hợp có 4 ngõ nhập A, B, C, D và 1 ngõ xuất sao cho ngõ xuất ở mức “1”
khi và chỉ khi A=B=1 hoặc C=D=1.
9. Thiết kế mạch tổ hợp thoả mãn đồng thời các điều kiện sau:
- Nếu tín hiệu ngõ nhập B và C khác nhau, ngõ xuất X bằng
- Nếu tín hiệu ngõ nhập B và C khác nhau, ngõ xuất X ở mức “1”
10. Người ta thiết kế một phòng gồm 2 cửa A và B. Tại mỗi cửa đều có một công tắc 2 trạng
thái (ON/OFF). Thiết kế mạch tổ hợp để điều khiển 1 bóng đèn nằm giữa phòng bằng 2
công tắc A, B sao cho người ta có thể bật tắt đèn ở bất kỳ cửa nào của phòng. Biết rằng
bóng đèn trong phòng tích cực mức “0”.
11. Thiết kế mạch tổ hợp cho bài toán 3 công tắc 2 trạng thái (ON/OFF) A, B, C điều khiển
cùng 1 bóng đèn.
12. Thiết kế mạch tổ hợp thoả mãn đồng thời các điều kiện sau:
- Ngõ xuất X bằng A nếu có một số lẻ tín hiệu trong các tín hiệu B, C, D ở mức “1”.
- Các trường hợp còn lại ngõ xuất ở mức “0”.
Thiết kế luận lý 1 Bài tập chương 2 – Đại số Boole và các cổng luận lý
Nguyễn Quang Huy – 3/2012 http://www.cse.hcmut.edu.vn/~huynguyen
ĐẠI SỐ BOOLE VÀ CÁC CỔNG LUẬN LÝ
Bài tập cơ bản
1. Vẽ giản đồ xung cho tín hiệu ngõ ra X của cổng OR.
Hình 1
2. Giả sử tín hiệu A trong hình 1 bị nối tắt với đất – GND (A = 0). Vẽ giản đồ xung cho tín
hiệu X của cổng OR.
3. Giả sử tín hiệu A trong hình 1 bị nối tắt lên nguồn +5V – VCC (A = 1). Vẽ giản đồ xung
cho tín hiệu X của cổng OR.
4. Với cổng OR 5 ngõ nhập, có bao nhiêu tổ hợp ngõ nhập cho phép ngõ xuất ở mức cao
(HIGH or 1)?
5. Vẽ giản đồ xung cho tín hiệu ngõ xuất X của cổng AND.
Hình 2
6. Trình bày nguyên lý hoạt động của hệ thống báo động dưới đây, biết còi báo động được
kích hoạt khi tín hiệu điều khiển ở mức cao (HIGH or 1)
Hình 3
A
B
C
1
2
3
4
C
B
Ax
A
B
C
1
2
3
4xB
A
C
Thiết kế luận lý 1 Bài tập chương 2 – Đại số Boole và các cổng luận lý
Nguyễn Quang Huy – 3/2012 http://www.cse.hcmut.edu.vn/~huynguyen
7. Viết biểu thức đại số Boole và bảng sự thật cho ngõ xuất của các mạch dưới đây.
Hình 4
8. Vẽ các mạch luận lý tương ứng với các biểu thức đại số Boole sau:
(a) =  + +
+
(b) = ( +
)
9. Hoàn thành các biểu thức đại số Boole sau:
(a) + 1 =...
(b) . =...
(c) . =...
(d) + =...
(e) . 0 =...
(f) . 1 =...
(g) + 0 =...
(h) + =...
(i) +  =...
(j) + =...
10. Đơn giản các biểu thức sau sử dụng định lý DeMorgan:
(a) =  +

(b) = 
11. Đơn giản các biểu thức sau:
(a) = +
+ 
+
+ ( +
) +  + +
+ + 
(b) =
+ 
+( +
)+
 + (+
)
12. Biến đổi các mạch sau đây chỉ sử dụng cổng NAND
Hình 5
1
2
3 1
2
3
X
1
2
3
12
A
B
C
12
A
B
C
Y
1
2
3
1
2
3
1
2
3
12
C
B
A
1
2
3
X
12 1
2
3
1
2
3
12
1
2
3
1
2
3
1
2
3
A
B
12
X
1
2
3 1
2
3
X
1
2
3
12
A
B
C
12