Biên son: Võ K Châu – B môn Đin t, Khoa Đin – Đin t
Email: vkchau@dee.hcmut.edu.vn
1
13
K thut s cơ bn
13-1 Khái nim tín hiu s
13-1-1 Định nghĩa tín hiu tương t
Tín hiu tương t (analog signal) là tín hiu có các giá tr liên tc theo thi gian. Hình 13-1
biu din s thay đổi ca nhit độ theo thi gian, s thay đổi này là liên tc, do đó tín hiu nhit độ
là tín hiu tương t.
13-1-2 Định nghĩa tín hiu s
Tín hiu s (digital signal) là tín hiu có tp hp các giá tr là ri rc. Tín hiu s thường được
to ra t tín hiu tương t thông qua quá trình ly mu và lượng t hóa. Hình 13-2 minh ha tín
hiu s được to ra bng cách ly mu tín hiu tương t trong hình 13-1.
Hình 13-1
Tín hiu tương t.
Biên son: Võ K Châu – B môn Đin t, Khoa Đin – Đin t
Email: vkchau@dee.hcmut.edu.vn
2
13-1-3 H thng nh phân và các mc đin áp
Các s trong h thng nh phân, thường gi là s nh phân, được to nên ch t hai ch s 0 và
1. Hai ch s này được gi là các bit. Trong mch s, hai mc đin áp khác nhau s được dùng để
biu din hai bit này. Bit 1 thường được biu din bng mc đin áp cao HIGH và bit 0 được biu
din bng mc đin áp thp LOW.
13-1-4 Mc logic
Giá tr đin áp dùng để biu din hai bit 0 và 1 được gi là mc logic, mt mc đin áp biu
din trng thái HIGH, mt mc biu din trng thái LOW. Trong thc tế, mt tm đin áp s xác
định mt mc logic ch không phi mt giá tr đin áp duy nht. Ta th xét sơ đồ trong hình 13-3.
Trong sơ đồ này, mc HIGH tương ng vi các giá tr đin áp t
2 V
(
(min)H
V) đến 5 V
(
(max)H
V
) và mc LOW tương ng vi các giá tr đin áp t 0 V (
(min)L
V
) đến 0.8 V (
(max)L
V
). Nếu
đin áp rơi vào khong 0.8 V đến 2 V , mc logic là không xác định. Đây là tm đin áp không
được xut hin trong các thiết kế s.
13-1-5 Dng sóng s
Dng sóng s là dng tín hiu trong các mch s. Dng sóng này bao gm s chuyn đổi gia
hai mc logic, HIGH và LOW, trong mt khong thi gian. Hình 13-4 là ví d ca mt dng sóng
s.
Hình 13-3
Sơ đồ mc logic.
Hình 13-2
Tín hiu s được to ra t tín
hiu tương t trong hình 13-1.
Biên son: Võ K Châu – B môn Đin t, Khoa Đin – Đin t
Email: vkchau@dee.hcmut.edu.vn
3
V trí tín hiu chuyn t LOW sang HIGH được gi là cnh lên ca tín hiu (Rising Leading
Edge). V trí tín hiu chuyn t HIGH sang LOW đưc gi là cnh xung ca tín hiu (Falling
Leading Edge). Dng sóng này là dng sóng lý tưởng vì trong thc tế thi gian cnh lên và cnh
xung không bao gi bng không. Hình 13-5 cho thy dng sóng trong thc tế ca tín hiu s.
Trong dng sóng này, khong thi gian khi tín hiu tăng t 10% đến 90% giá tr ln nht được
gi là thi gian lên (rise time), tương t, thi gian khi tín hiu gim t 90% xung 10% được gi là
thi gian xung (fall time). Thi gian lên và thi gian xung là hai thông s không th b qua trong
thc tế khi xét cnh lên và cnh xung ca tín hiu s. Tuy nhiên, trong trường hp độ rng xung
(pulse width) ln hơn rt nhiu so vi thi gian lên và thi gian xung, ta có th xem tín hiu s
xp x tín hiu lý tưởng.
Bên cnh s không lý tưởng ca tín hiu ti cnh lên và cnh xung, mt s đặc đim khác có
th xut hin trên dng sóng ca tín hiu s như overshoot, undershoot, và ringing như trong hình
13-6.
Tín hiu s có th là tín hiu tun hoàn hoc không tun hoàn. Hình 13-7 minh ha hai trường
hp này.
Hình 13-6
Minh ha mt s kh năng có th
xy ra trong dng sóng tín hiu s.
Hình 13-5
Dng sóng s trong thc tế.
Hình 13-4
Dng sóng lý tưởng ca tín hiu s.
Biên son: Võ K Châu – B môn Đin t, Khoa Đin – Đin t
Email: vkchau@dee.hcmut.edu.vn
4
Trong hình trên,
T
là chu k ca tín hiu tun hoàn, do đó tn s ca tín hiu s tun hoàn này
1
fT
=
(13-1)
Duty cycle ca tín hiu tun hoàn được định nghĩa bng t s ca độ rng xung
W
t
và chu k
ca tín hiu T.
(%)
w
t
Duty cycle T
=
(13-2)
13-1-6 Mch tích hp s
Thông thường các mch logic thường có sn dưới dng mch tích hp (IC – Integrated
Circuit). IC được dùng nhiu trong các h thng s vì kích thước nh, độ n định và tin cy cao, giá
thành thp.
IC thường được to nên t mt thanh bán dn silicon, sau đó đặt vào trong mt lp v
(package) bng plastic. Các linh kin bán dn trên thanh silicon được ni ra ngoài package bng các
dây kim loi mng to nên các chân linh kin. IC loi này được gi là monolithic IC, trong đó, tt
c các thành phn to nên mch như đin tr, transistor, diode, t đin đều là mt phn tích hp t
mt thanh silicon duy nht.
Các IC package thường có hình dng rt khác nhau, tuy nhiên có th chia thành hai loi: gn
xuyên l (through-hole mounted) và gn b mt (surface mounted) da vào cách thc mà package
được gn trong mt mch đin. DIP (Dual-in-inline package) là dng package xuyên l thường gp
nht. Vi DIP, IC được đặt trên mt phía ca board mch in, các chân IC được cm xuyên qua và
hàn mt bên kia ca board mch. Đối vi dng gn b mt (SMT), package thường bao gm
nhiu loi khác nhau như: SOIC (small-outline IC), PLCC (plastic leaded chip carrier), LCCC
(leadless ceramic chip carrier), và flat pack. Hình 13-8 v mt s dng package thường gp.
Hình 13-7
Tín hiu s không tun hoàn (hình trên) và tun hoàn (hình dưới).
Biên son: Võ K Châu – B môn Đin t, Khoa Đin – Đin t
Email: vkchau@dee.hcmut.edu.vn
5
Mi dng package s có mt qui tc để đánh s chân cho IC. Hình 13-9 minh ha qui tc này.
IC còn được phân loi da vào độ phc tp ca nó. Vic phân loi này da vào s cng cha
trong mt IC. Ta có mt s dng như sau
SSI – Small-Scale Integration: có t 1 – 11 cng. Ví d như các cng cơ bn, flip-flop,…
Hình 13-9
Qui tc đánh s th t chân cho các loi package.
Hình 13-8
Mt s dng package thường gp.