ĐỀ TÀI: MẠCH ĐO VÀ KHỐNG CHẾ NHIỆT ĐỘ
CHƯƠNG 1
GIỚI THIỆU CHUNG VỀ BỘ VI ĐIỀU KHIỂN
1. KHẢO SÁT BỘ VI ĐIỀU KHIỂN 8051
2. IC vi điều khiển 8051/8031 thuộc họ MCS51 có các đặt điểm sau :
- 4kbyte ROM (được lập trình bởi nhà sản xuất chỉ có ở 8051)
- 128 bit RAM
- 4port I10 8bit
- Hai bộ định thời 16bit
- Giao tiếp nối tiếp
- 64KB không gian bộ nhớ chương trình mở rộng
- 64 KB không gian bộ nhớ dữ liệu mở rộng
- một bộ xử lí luận lí (thao tác trên các bit đơn)
- 210 bit được địa chỉ hóa
- bộ nhân / chia 4μs
INT\*1 INT\*0
Timer1
128 byte
Các thanh ghi
Điều khiển
T * T *
Rom 4
80 1
CPU
Tạo dao
Điều khiển
Port nối tiếp
Các port I\O
EA\ RST PSEN ALE
P0 P1
P2
P3
TXD* RXD*
Hình 1 : Sơ Đồ Khối 8051 / 8031
3.1. Cấu trúc bên trong của 8051:
Phần chính của vi điều khiển 8051 / 8031 là bộ xử lí trung tâm (CPU: central
processing unit) bao gồm :
- Thanh ghi tích lũy A
- Thanh ghi tích lũy phụ B, dùng cho phép nhân và phép chia
- Đơn vị logic học (ALU : Arithmetic Logical Unit)
- Từ trạng thái chương trình (PSW : Prorgam Status Word)
- Bốn băng thanh ghi
- Con trỏ ngăn xếp
- Ngoài ra còn có bộ nhớ chương trình, bộ giải mã lệnh, bộ điều khiển thời gian
và logic.
Đơn vị xử lí trung tâm nhận trực tiếp xung từ bộ giao động, ngoài ra còn có khả
năng đưa một tín hiệu giữ nhịp từ bên ngoài.
Chương trình đang chạy có thể cho dừng lại nhờ một khối điều khiển ngắt ở bên
trong. Các nguồn ngắt có thể là : các biến cố ở bên ngoài, sự tràn bộ đếm định thời hoặc
cũng có thể là giao diện nối tiếp.
Hai bộ định thời 16 bit hoạt động như một bộ đếm.
Các cổng (port0, port1, port2, port3). Sử dụng vào mục đích điều khiển.
Ở cổng 3 có thêm các đường dẫn điều khiển dùng để trao đổi với một bộ nhớ bên
ngoài, hoặc để đầu nối giao diện nối tiếp, cũng như các đường ngắt dẫn bên ngoài.
Giao diện nối tiếp có chứa một bộ truyền và một bộ nhận không đồng bộ, làm việc
độc lập với nhau. Tốc độ truyền qua cổng nối tiếp có thể đặt trong vảy rộng và được ấn
định bằng một bộ định thời.
Trong vi điều khiển 8051 / 8031 có hai thành phần quan trọng khác đó là bộ nhớ và
các thanh ghi :
Bộ nhớ gồm có bộ nhớ Ram và bộ nhớ Rom (chỉ có ở 803) dùng để lưu trữ dữ liệu
và mã lệnh.
Các thanh ghi sử dụng để lưu trữ thông tin trong quá trình xử lí. Khi CPU làm việc
nó làm thay đổi nội dung của các thanh ghi.
3.2. Chức năng của các chân vi điều khiển
40
30p
19
Vcc
XTAL1
12MHz
XTAL2
18
30p
32 33 34 35 36 37 38 39
Po.7 Po.6 Po.5 Po.4 Po.3 Po.2 Po.1 Po.0
AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0
29 30 31 9
PSEN\ ALE EA\ RET
8 7 6 5 4 3 2 1
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
17 16 15 14 13 12 11 10
RD\ WR\ T1 T0 INT1 INT0 TXD RXD
28 27 26 25 24 23 22 21
A15 A14 A13 A12 A11 A10 A9 A8
P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0
Vss
20
Hình 2 : Sơ Đồ Chân 8051 a.port0 : là port có 2 chức năng ở trên chân từ 32 đến 39 trong các thiết kế cỡ nhỏ
(không dùng bộ nhớ mở rộng) có hai chức năng như các đường I/O. Đối với các thiết kế
cỡ lớn (với bộ nhớ mở rộng) nó được kết hợp kênh giữa các bus.
b.port1 : port1 là một port I/O trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1,
P1.2 … có thể dùng cho các thiết bị ngoài nếu cần. Port1 không có chức năng khác, vì
vậy chúng ta chỉ được dùng trong giao tiếp với các thiết bị ngoài.
c.port2 : port2 là một port công dụng kép trên các chân 21 – 28 được dùng như các
đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở
rộng.
d.Port3 : port3 là một port công dụng kép trên các chân 10 – 17. Các chân của port
này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tín đặc biệt của
8051 / 8031 như ở bảng sau :
Bit Tên Chức năng chuyển đổi
P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 RXD TXD INTO INT1 TO T1 WR RD Dữ liệu nhận cho port nối tiếp Dữ liệu phát cho port nối tiếp Ngắt 0 bên ngoài Ngắt 1 bên ngoài Ngõ vào của timer/counter 0 Ngõ vào của timer/counter 1 Xung ghi bộ nhớ dữ liệu ngoài Xung đọc bộ nhớ dữ liệu ngoài
Bảng 1 : Chức năng của các chân trên port3
e.PSEN (Program Store Enable) : 8051 / 8031 có 4 tín hiệu điều khiển
PSEN là tín hiệu ra trên chân 29. Nó là tín hiệu điều khiển để cho phép bộ nhớ
chương trình mở rộng và thường được nối đến chân OE (Output Enable) của một
EPROM để cho phép đọc các bytes mã lệnh.
PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của chương trình
được đọc từ EPROM qua bus và được chốt vào thanh ghi lệnh của 8051 để giải mã lệnh.
Khi thi hành chương trình trong ROM nội (8051) PSEN sẽ ở mức thụ động (mức cao).
f.ALE (Address Latch Enable ) :
Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc với các xử lí 8585,
8088, 8086, 8051 dùng ALE một cách tương tự cho làm việc giải các kênh các bus địa
chỉ và dữ liệu khi port 0 được dùng trong chế độ chuyển đổi của nó : vừa là bus dữ liệu
vừa là bus thấp của địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài
trong nữa đầu của chu kỳ bộ nhớ. Sau đó, các đường port 0 dùng để xuất hoặc nhập dữ
liệu trong nữa sau chu kỳ của bộ nhớ.
Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể
được dùng là nguồn xung nhịp cho các hệ thống. Nếu xung trên 8051 là 12MHz thì ALE
có tần số 2MHz. Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Chân
này cũng được làm ngõ vào cho xung lập trình cho EPROM trong 8051.
g.EA (External Access) :
Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V) hoặc mức thấp
(GND). Nếu ở mức cao, 8051 thi hành chương trình từ ROM nội trong khoảng địa chỉ
thấp (4K). Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng. Khi dùng
8031, EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên chip. Nếu EA
được nối mức thấp bộ nhớ bên trong chương trình 8051 sẽ bị cấm và chương trình thi
hành từ EPROM mở rộng. Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập
trình cho EPROM trong 8051.
h.SRT (Reset) :
Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này được đưa lên múc
cao (trong ít nhất 2 chu kỳ máy), các thanh ghi trong 8051 được tải những giá trị thích
hợp để khởi động hệ thống.
i.Các ngõ vào bộ dao động trên chip :
Như đã thấy trong các hình trên, 8051 có một bộ dao động trên chip. Nó thường
được nối với thạch anh giữa hai chân 18 và 19. Các tụ giữa cũng cần thiết như đã vẽ. Tần
số thạch anh thông thường là 12MHz.
j.Các chân nguồn :
8051 vận hành với nguồn đơn +5V. Vcc được nối vào chân 40 và Vss (GND) được
nối vào chân 20.
3.3. Các thanh ghi chức năng đặc biệt:
Các thanh ghi nội của 8051/8031 được truy xuất ngầm định bởi bộ lệnh. Ví dụ
lệnh “INC A” sẽ tăng nội dung của thanh ghi tích lũy A lên 1. Tác động này được ngầm
định trong mã lệnh.
Các thanh ghi trong 8051/8031 được định dạng như một phần của RAM trên chip.
Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi trực tiếp, sẽ không có lợi khi
đặt chúng vào trong RAM trên chip). Đó là lý do để 8051/0831 có nhiều thanh ghi. Cũng
như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion Rgister) ở
vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 địa chỉ từ 80H
đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa.
Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được
truy xuất dùng địa chỉ trực tiếp. chú ý rằng một vài SFR có thể được địa chỉ hóa bit hoặc
byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau:
SETB 0E0H
Sẽ Set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi. Ta thấy rằng E0H
đồng thời là địa chỉ byte của thanh ghi tích lũy và là địa chỉ bit có trọng số nhỏ nhất trong
thanh ghi tích lũy. Vì lệnh SETB chỉ tác động trên bit, nên chỉ có địa chỉ bit là có hiệu
quả.
a.Từ trạng thái chương trình:
Từ trạng thái chương trình (PSW: Program Status Word) ở địa chỉ D0H chứa các bit
trạng thái như bảng tóm tắt sau:
Bit PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0 Ký hiệu CY AC F0 RS1 RS0 OV P Địa chỉ D7H D6H D5H D4H D3H D2H D1H D0H Ý nghĩa Cờ nhớ Cờ nhớ phụ Cờ 0 Bit 1 chọn bank thanh ghi Bit chọn bank thanh ghi. 00=bank 0; địa chỉ 00H-07H 01=bank 1: địa chỉ 08H-0FH 10=bank 2:địa chỉ 10H-17H 11=bank 3:địa chỉ 18H-1FH Cờ tràn Dự trữ Cờ Parity chẵn.
Bảng 2 : Từ trạng thái chương trình
• Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho các lệnh toán
học: nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn
phép trừ . Ví dụ, nếu thanh ghi tích lũy chứa FFH, thì lệnh sau:
ADD A,#1
Sẽ trả về thanh ghi tích lũy kết qủa 00H và set cờ nhớ trong PSW.
Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên
bit. Ví dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt kết qủa trở vào cờ nhớ:
ANL C,25H
• Cờ nhớ phụ:
Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết qủa của 4 bit thấp trong
khoảng 0AH đến 0FH. Nếu các giá trị cộng được là số BCD, thì sau lệnh cộng cần có DA
A (hiệu chỉnh thập phân thanh ghi tích lũy) để mang kết qủa lớn hơn 9 trở về tâm từ 0÷9.
• Cờ 0
Cờ 0 (F0) là một bit cờ đa dụng dành các ứng dụng của người dùng.
• Các bit chọn bank thanh ghi
Các bit chọn bank thanh ghi (RSO và RS1) xác định bank thanh ghi được tích cực.
Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ,
ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ
byte IFH) đến thanh ghi tích lũy:
SETB RS1
SETB RS0
MOV A,R7
Khi chương trình được hợp dịch các địa chỉ bit đúng được thay thế cho các ký hiệu
“RS1” và “RS0”. Vậy lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H.
• Cờ Tràn
Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu có một phép toán bị tràn. Khi
các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định
xem kết quả của nó có nằm trong tầm xác định không. Khi các số không dấu được cộng,
bit 0V có thể được bỏ qua. Các kết qủa lớn hơn +127 hoặc nhỏ hơn –128 sẽ set bit 0V.
b.Thanh ghi B:
Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích lũy A cho các phép
toán nhân và chia. Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả
về kết quả 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi
trả về kết quả nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được xem
như thanh ghi đệm đa dụng. Nó được địa chỉ hóa từng bit bằng các địa chỉ bit F0H đến
F7H.
c.Con trỏ ngăn xếp:
Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của
byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao
tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn
xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ
liệu và làm giảm SP. Ngăn xếp của 8051/8031 được giữ trong RAM nội và được giới hạn
các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp. chúng là 128 byte đầu của 8051/8031.
Để khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau đây được dùng:
MOV SP,#%FH
Trên 8051/8031 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất của RAM trên
chip là 7FH. Sở dĩ cùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ lệu đầu
tiên.
Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó
lấy giá trị mặc định khi reset hệ thống. Giá trị mặc định đó là 07H và kết quả là ngăn đầu
tiên để cất dữ liệu có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động lại SP ,
bank thanh ghi 1 (có thể cả 2 và 3) sẽ không dùng được vì vùng RAM này đã được dùng
làm ngăn xếp.
Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu giữ tạm thời
và lấy lại dữ liệu hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL,
LCALL) và các lệnh trở về (RET,RETI) để cất và lấy lại bộ đếm chương trình.
d.Con trỏ dữ liệu:
Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16
bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH:byte cao). Ba lệnh sau sẽ ghi 55H vào
RAM ngoài ở địa chỉ 1000H:
MOV A,#55H
MOV DPTR,#1000H
MOVX @DPTR,A
Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy, lệnh
thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu.
Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở
địa chỉ được chứa trong DPTR (1000H)
e.Các thanh ghi port xuất nhập:
Các port của 8051/8031 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90 H, Port 2
ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả các Port đều được địa chỉ hóa từng bit.
Điều đó cung cấp một khả năng giao tiếp thuận lợi.
f.Các thanh ghi timer:
8051/8031 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định thời hoặc đếm
sự kiện. Timer 0 ở địa chỉ 8AH (TL0:byte thấp) và 8CH (TH0:byte cao).Timer 1 ở địa
chỉ 8BH (TL1:byte thấp) và 8DH (TH1: byte cao). việc vận hành timer được set bởi
thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở
địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.
g.Các thanh ghi port nối tiếp:
8051/8031 chức một port nối tiếp trên chip dành cho việc trao đổi thông tin với các
thiết bị nối tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao
tiếp nối tiếp (có bộ chuyển đổi A/D, các thanh ghi dịch..). Một thanh ghi gọi là bộ đệm
dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai giữ liệu truyền và nhận. Khi truyền
dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác nhau
được lập trình qua thanh ghi điều khiển port nối tiếp (SCON) (được địa chỉ hóa từng bit)
ở địa chỉ 98H.
h.Các thanh ghi ngắt:
8051/8031 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi reset
hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ 8AH.
Cả hai thanh ghi được địa chỉ hóa từng bit.
i.Các thanh ghi điều khiển công suất:
Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa nhiều bit điều khiển.
Chúng được tóm tắt trong bảng sau:
Bit Ký hiệu Ý nghĩa
SMOD Bit gấp đôi tốc độ baud, nếu được set thì tốc
độ baud sẽ tăng gấp đôi trong các mode 1,2
và 3 của port nối tiếp
6 Không định nghĩa
5 Không định nghĩa
4 Không định nghĩa
3 GF1 Bit cờ đa dụng 1
2 GF0 Bit cờ đa dụng 0
1 PD Giảm công suất, được set để kích hoạt mode
giảm công suất, chỉ thoá khi reset
0 IDL Mode chờ, set để kích hoạt mode chờ, chỉ
thoát khi có ngắt hoặc reset hệ thống.
Bảng 3:Thanh ghi điều khiển công suất (PCON)
3.4. Lệnh reset.
8051/8031 được reset bằng cách giữ chân RST ở mức cao ít nhất trong 2 chu kỳ
+5V
+5V
100
10UF
8,2K
máy và trả nó về múc thấp. RST có thể được kích khi cấp điện dùng một mạch R-C.
Hình 3. Mạch reset hệ thống:
Trạng thái của tất cả các thanh ghi của 8051/8031 sau khi reset hệ thống được tóm
tắt trong bảng sau:
Thanh ghi Đếm chương trình Tích lũy B PSW SP DPTR Port 0-3 IP IE Các thanh ghi định thời SCON SBUF PCON(HMOS) PCON(CMOS) Nội dung 0000H 00H 00H 00H 07H 0000H FFH XXX00000B 0XX00000B 00H 00H 00H 0XXXXXXB 0XXX0000B
Bảng 4: Trạng thái các thanh ghi sau khi reset Quan trọng nhất trong các thanh ghi trên là thanh ghi đếm chương trình, nó được
đặt lại 0000H. Khi RST trở lại mức thấp, việc thi hành chương trình luôn bắt đầu ở địa
chỉ đầu tiên trong bộ nhớ trong chương trình: địa chỉ 0000H. Nội dung của RAM trên
chip không bị thay đổi bởi lệnh reset.
