zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Kĩ thuật Viễn thông

Quá trình ứng dụng vi mạch lập trình số trong bộ chuyển mạch BSC p4

Chia sẻ: Asfdg AgaG | Ngày: | Loại File: PDF | Số trang:10

Báo xấu

90
lượt xem 11
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

ọ vi mạch PML ( Programmable Macro Logic). Họ vi mạch được công ty Signetics sử dụng cấu trúc mới gọi là “foldback” (gấp về). Mạch logic “foldback” sử dụng một cổng NAND đơn hay mảng NOR kết hợp với một cấu trúc liên kết lập trình trung tâm cho phép thực hiện nhiều mức logic khác nhau để liên kết với macro ngỏ vào và ngỏ ra. Như trong họ vi mạch PML, một mảng NAND

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Quá trình ứng dụng vi mạch lập trình số trong bộ chuyển mạch BSC p4

LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Caáu truùc ñieàu khieån Vaøo/ra Clock ñoàng boä 71 39 70 38 69 68 37 . 36 . 35 . 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 . 6 . 5 . 4 4 3 3 2 2 1 CLEAR OE/ CLK 0 1 2 3 4 5 6 7 Hình 3.12 . Sô ñoà logic khoái caáu truùc ñieàu khieån EPLD EP900 ÖÙng duïng vi maïch soá laäp trình Trang 40
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG 9. Hoï vi maïch PML ( Programmable Macro Logic). Hoï vi maïch ñöôïc coâng ty Signetics söû duïng caáu truùc môùi goïi laø “foldback” (gaáp veà). Maïch logic “foldback” söû duïng moät coång NAND ñôn hay maûng NOR keát hôïp vôùi moät caáu truùc lieân keát laäp trình trung taâm cho pheùp thöïc hieän nhieàu möùc logic khaùc nhau ñeå lieân keát vôùi macro ngoû vaøo vaø ngoû ra. Nhö trong hoï vi maïch PML, moät maûng NAND ñöôïc söû duïng vì coång NAND coù toác ñoä truyeàn nhanh nhaát trong coâng ngheä löôõng cöïc. Töø khoùa macro ñeå tham khaûo mo ät khoái chöùc naêng vaø coù theå xaùc ñònh moät tín hieäu ngoû vaøo, moät coång ñeäm ngoû ra hay baát cöù moät haøm logic naøo nhö FF, maïch ñeám hay maïch toå hôïp. Coâng ty Signetics phaân loaïi caùc macro nhö sau: ngoû vaøo laø macro ngoû vaøo, macro ngoû ra vaø nhöõng khoái chöùc naêng khaùc nhö thanh ghi hay maïch toå hôïp thì goïi laø macro chöùc naêng. Macro cuûa hoï ML moâ taû ôû hình 3.13. So vôùi caáu truùc maûng AND – OR cuûa caùc hoï IC PAL vaø FPLA thì caáu truùc maûng NAND phöùc taïp hôn. Ñeå ñôn giaûn cho vieäc tìm hieåu, xeùt ví duï sau: Hình 3.14 a trình baøy moät maïch logic ñôn giaûn söû duïng caáu truùc AND – OR cuûa hoï vi maïch PAL vaø hình 3.14 b söû duïng caáu truùc NAND – NAND vôùi chöùc naêng töông töï nhöng coù öu ñieåm laø khoâng bò giôùi haïn vôùi caùc haøm coù hôn 2 caáp logic. Maëc khaùc, caáu truùc cuûa PML taän duïng toái ña caùc coång logic vaø caùc khaû naêng hoaït ñoäng cuûa vi maïch. Ví duï nhö ôû hoï PAL vaø FPLA khi caàn theâm moät bieán ôû ngoû vaøo seõ choïn ñöôøng tín hieäu ngoû ra xem nhö moät ñöôøng tín hieäu ngoû vaøo, do ñoù seõ laøm taêng thôøi gian truyeàn vaø laõng phí moät ngoû ra. Ñoái vôùi hoï PML thì taát caû caùc ngoû vaøo cuûa coång NAND ñöôïc söû duïng nhö laø ngoû vaøo cuûa tín hieäu vaø caùc haøm logic ñöôïc thöïc hieän vôùi caáu truùc 3 caáp logic. Vi maïch ñaïi dieän cho hoï PML laø PLHS 501 coù caáu taïo goàm 72 coång NAND trong ñoù coù 44 coång NAND ñöôïc duøng ñeå hoã trôï cho macro ngoû ra. Vi maïch coù 24 ngoû vaøo, 8 coång ñeäm XOR ôû ngoû ra vôùi 4 coång taùc ñoäng ôû möùc thaáp , coù 4 coång taùc ñoäng ôû möùc cao vaø coù 8 ñöôøng döõ lieäu 2 chieàu. Vi maïch coù 52 chaân vôùi kieåu chaân theo daïng PLCC. Hình 3.15 trình baøy caáu truùc cuûa PLHS 501 . Caùc coång ñeäm ngoû ra 3 traïng thaùi ñöôïc ñieàu khieån baèng töøng coång NAND rieâng ñeå taïo neân tính linh hoaït trong thieát keá. ÖÙng duïng vi maïch soá laäp trình Trang 41
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Maûng NAND MxN 1 N goû 0 vaøo Ngoû ra macro macro 0 Ngoû ra macro Haøm macro Hình 3.13 . Sô ñoà logic laäp trình macro a) b) Hình 3.14. Maïch logic söû duïng caáu truùc “ flodback” ÖÙng duïng vi maïch soá laäp trình Trang 42
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG a) Maïch laät RS b) Maïch laät D Hình 3.15 . Maïch laät RS vaø D söû duïng caáu truùc PML ÖÙng duïng vi maïch soá laäp trình Trang 43
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG I23 . . I0 I 71 70 . . . . . 0 1 Hình 3.16. Sô ñoà chöùc naêng PLS 501 ÖÙng duïng vi maïch soá laäp trình Trang 44
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG 10. Hoï vi maïch ERASIC(Erasable Programmable Application Specific IC). Hoï vi maïch ERASIC ñöôïc giôùi thieäu bôûi coâng ty Exel Microeletronics coù caáu truùc töông töï nhö hoï PML nhöng ñöôïc cheá taïo baèng coâng ngheä CMOS EEPROM khaùc vôùi hoï PML duøng coâng ngheä löôõng cöïc . Moät ñaëc ñieåm khaùc bieät nöõa laø hoï ERASIS söû duïng caáu truùc maûng NOR , vì trong coâng ngheä CMOS coång NOR coù thôøi gian truyeàn nhanh nhaát. Vi maïch ñaàu tieân cuûa hoï naøy laø XL 78C800 coù 24 chaân vôùi maät ñoä thích hôïp khoaûng 800 coång. XL78C800 coù 12 ngoû vaøo vaø 10 chaân I/O ñöôïc lieân keát vôùi caùc coång laäp trình. Chaân soá 1 laø ñöôøng cung caáp tín hieäu xung clock cho FF JK, chaân 13 duøng ñeå ñieàu khieån caùc coång ñeäm ngoû ra cho caùc coång laäp trình, 8 ngoû vaøo ñöôïc ñöa vaøo maûng NOR thoâng qua caùc maïch laät, 2 coång NOR ñöôïc söû duïng ñeå ñieàu khieån maïch laät. Ngoû ra cuûa coång NOR ñöôïc caáu taïo baèng caùc khoái PCE (Polarity Control Element ) ñeå taêng tính ling hoaït. XL78C800 coù 32 bieán ôû ngoû vaøo coång NOR, hai bieán duøng ñeå ñieàu khieån maïch laät vaø coù 30 bieán duøng cho coång laäp trình. Hình 3.17 trình baøy sô ñoà logic cuûa coång laäp trìnhtrong vi maïch XL78C800.Coù ba ngoû vaøo cuûa tín hieäu J,K,O ñöôïc ñöa vaøo coång laäp trình.Vôùi hai bieán J,K ñeå ñieàu khieån FF JK. Töø coång laäp trình cuõng coù 4 ñöôøng tín hieäu ñöôïc ñöa veà maûng NOR. Chaân cuûa vi maïch keát hôïp vôùi caùc coång laäp trình ñöôïc keát noáùi vôùi ngoû vaøo cuûa boä ña hôïp (IN-MUX) vaø foái vôùi coång ñeäm ngoû ra. Ngoaøi ra coøn coù caùc ñöôøng tín hieäu xung clock vaø xung xoùa khoâng ñoàng boä cho FF JK, moät ñöôøng tín hieäu OE ñeå ñieàu khieån coång ñeäm ngoû ra. Boä ña hôïp ngoû ra seõ löïa choïn caùc tín hieäu töø bieán O hay töø ngoû ra cuûa FF JK. ÔÛ IN- MUX cho pheùp tín hieäu vaøo ñi môùi maûng NOR töø chaân IC hay töø bieán O cuûa maûng NOR. Chaân ñieàu khieån cuûa boä ña hôïp ngoû ra OE-MUX duøng ñeå ñieàu khieån coång ñeäm ngoû ra hoaït ñoäng 1 chieàu hay 2 chieàu hay ôû trang thaùi toång trôû cao. Sô ñoà coång laäp trình ôû hình 3.17 Sô ñoà coång laäp trình treân trình baøy 3 cheá ñoä laøm vieäc cuûa vi maïch. Thôøi gian truyeàn cuûa vi maïch hoï ERASIC laø 35 ns coäng vôùi thôøi gian truyeàn qua maûng NOR laø 20 ns do ñoù thôøi gian truyeàn cuûa vi maïch laø 55 ns, doøng tieâu thuï 35 mA, so vôùi doøng tieâu thuï cuûa PLHS 501 laø 250 mA. Qua söï so saùnh treân cho thaáy coâng suaát tieâu thuï cuûa hoï ERASIC thaáp hôn hoï PML, ñoù laø öu ñieåm cuûa coâng ngheä CMOS. ÖÙng duïng vi maïch soá laäp trình Trang 45
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG JQ K 32 1 Hình 3.17 . Sô ñoà khoái coång laäp trình ERASIC XL78C800. 11. Hoï vi maïch LCA ( Logic Cell Array). Hoï LCA ñöôïc coâng ty Xillinx giôùi thieäu döïa theo caùc caáu truùc cuûa coâng ty MMI, ñaõ trình baøy moät caáu truùc ñoäc ñaùo trong caùc hoï cuûa PLD. Caáu truùc truyeàn thoáng cuûa caùc hoï vi maïch PAL vaø FPLA laø caùc maûng AND – OR. Caùc coång laäp trình coù caáu truùc cuûa hoï LCA goïi laø caáu truùc laäp trình cho ngöôøi söû duïng. Ñaëc bieät laø trong caáu taïo cuûa LCA, hoï duøng RAM ñoäng ñeå taïo ra caùc chöùc naêng logic theo yeâu caàu thieát keá. Nhöôïc ñieåm cuûa caùc teá baøo RAM ñoäng thöôøng khoâng oån ñònh. Do ñoù caùc chöùc naêng seõ trôû laïi traïng thaùi ban ñaàu khi maát ñieän. ÖÙng duïng vi maïch soá laäp trình Trang 46
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Ñeå hoã trôï cho vaán ñeà naøy hoï söû duïng theâm phöông phaùp löu tröõ môùi coù chöùc naêng töông töï nhö ROM. Caáu truùc cuûa LCA ñöôïc moâ taû ôû hình 3.18, bao goàm moät khoái IOB bao quanh ma traän cuûa khoái LCB. CONFIGURATE I/O BLOCK LOGIC BLOCK INTERCONNECT AREA Hình 3.18. Caáu truùc LCA Lieân keát caùc ñöôøng tín hieäu doïc vaø ngang giöõa 2 khoái giuùp cho vieäc keát noái giöõa 2 khoái theâm thuaän tieän. Vi maïch ñaàu tieân cuûa hoï LCA laø XC 2064, coù maät ñoä thích hôïp khaù phöùc taïp khoaûng 1200 coång logic, 58 khoái IOB cuøng moät ma traän 8x8 haøng vaø coät taïo ra 64 khoái CLB. Taïo ra moät vi maïch khaùc laø XC 2018 coù maät ñoä tích hôïp khoaûng 1800 coång, coù 74 khoái IOB cuøng moät ma traän 10x10 taïo ra 100 khoái CLB. Vi maïch coù caùc ñöôøng tín hieäu xung clock, tín hieäu reset ñaëc bieät vaø maïch taïo dao ñoäng thaïch anh beân trong IC duøng ñeå keát noái vôùi caùc phaàn töû dao ñoäng baèng thaïch anh beân ngoaøi. ÖÙng duïng vi maïch soá laäp trình Trang 47
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG TS Ngoû ra PIN Ngoû vaøo DQ Clk = PROGRAM CONTROLLED M ULTIPLEXER Hình 3.19. Caáu hình khoái vaøo / ra ( IOB) cuûa LCA Hình 3.19 trình baøy sô ñoà cuûa khoái IOB, bao goàm 1 coång ñeäm ngoû vaøo, boä ña hôïp IN – MUX vaø FFD. Möùc ñieän aùp ngöôõng ôû ngoû vaøo coång ñeäm thích hôïp cho caû hai hoï TTL vaø CMOS. Ngoû ra cuûa FFD ñöôïc noái vôùi ngoû vaøo cuûa boä ña hôïp vaø ôû ngoû ra cuûa boä ña hôïp coù theå noái 1 hay nhieàu khoái CLB. Ngoû ra cuûa khoái IOB goàm 1 coång ñeäm 3 traïng thaùi ñöôïc noái thaúng tôùi chaân IC. III/ CAÙC PHAÀN MEÀM HOÃ TRÔÏ CUÛA PLD. Caùc phaàn meàm hoã trôï cho caùc vi maïch laäp trình ñöôïc caùc coâng ty phaùt trieån lieân tuïc, ngaøy caøng coù nhieàu tính ña daïng, coù theå hoã trôï cho nhieàu loaïi vi maïch khaùc nhau neân coù tính caïnh tranh maïnh meõ trong thò tröôøng vi maïch laäp trình. 1. Phaàn meàm PALASM 2 (PAL Assembler) PALASM 2 cuûa coâng ty MMI laø phaàn meàm tieâu chuaån cho caùc vi maïch laäp trình. Ñaây laø boä bieân dòch theá heä thöù 2 hoã trôï cho caùc vi maïch hoaït ñoäng khoâng ñoàng boä, nhö caùc vi maïch hoï PAL cuûa coâng ty MMI, vi maïch hoï PLA vaø caùc vi maïch cuûa coâng ty AMD. 2. Phaàn meàm AMAZE. ÖÙng duïng vi maïch soá laäp trình Trang 48
LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG Phaàn meàm AMAZE ñöôïc coâng ty Signetics phaùt trieån vaø noù ñöôïc cung caáp cho caùc khaùch haøng söû duïng vi maïch laäp trình cuûa coâng ty. Module chính cuûa phaàn meàm AMAZE laø BLAST ( Boolean logic & State Transfer) duøng ñ eå bieân dòch caùc thoâng tin ngoû vaøo chuyeån ñoåi sang caùc file chöông trình chuaån cuûa Signetics (caùc file coù phaàn môû roäng laø ‘ STD ’). AMAZE hoã trôï ñeå moâ phoûng caùc vectô kieåm tra ñeå thieát keá theo yeâu caàu cuûa ngöôøi söû duïng. 3. Phaàn meàm PLAN ( Programmable Logic Analysis). Phaàn meàm PLAN ñöôïc coâng ty National Semiconductor giôùi thieäu hoã trôï cho caùc vi maïch laäp trình côû vöøa vaø nhoû. PLAN laø moät ngoân ngöõ ñôn giaûn, duøng ñeå thöïc hieän caùc bieåu thöùc cuûa ñaïi soá Boolean vaø coù khaû naêng giao tieáp vôùi caùc coâng cuï laäp trình ñeå laäp trình cho vi maïch. 4. Phaàn meàm HELD (Harris Enhanced Language for Programmable Logic). Coâng ty Harris phaùt trieån phaàn meàm HELD ñeå hoã trôï cho caùc khaùch haøng söû duïng vi maïch laäp trình cuûa hoï. HELD söû duïng giao dieän töông töï nhö phaàn meàm PLAN nhöng cuõng coù nhöõng ñieåm khaùc bieät. HELD khoâng coù khaû naêng löïa choïn caùc vi maïch laäp trình nhöng coù khaû naêng kieåm tra loãi toång quaùt. Ngoaøi ra HELD coøn yeâu caàu caùc phöông trình ngoõ vaøo ôû daïng toång caùc tích ( SOP). 5. Phaàn meàm PLPL (Programmable Logic Programming Language). PLPL ñöôïc coâng ty Avanced Micro Devices giôùi thieäu vaøo naêm 1984. Ñaây laø phaàn meàm tieán boä nhaát so vôùi caùc phaán meàm tröôùc, coù nhöõng ñaëc ñieåm môùi vaø khaû naêng caøi ñaët ñöôïc môû roäng hôn so vôùi phaàn meàm AMAZE. Nhöõng ñaëc ñieåm môùi nhö cho pheùp ñòfh nghóa vaø söû duïng caùc chaân cuûa vi maïch cho moät nhoùm tín hieäu cuõng nhö söû duïng caùc phöông trình cuûa ñaïi soá Boolean. PLPL cuõng hoã trôï caùc phöông trình phöùc taïp coù nhieàu caáp logic khaùc nhau. Ngoaøi ra boä bieân dòch naøy cuõng ñeå öùng duïng nguyeân lí Demorgan, caùc haøm cuûa ñaïi soá Boole an nhöng khoâng baét ñöôïc ôû daïng toång cuûa caùc tích do ñoù cho pheùp cuù phaùp linh hoaït hôn. 6. Phaàn meàm APEEL (Assembler for Programmable Electrically Erasable Logic). Vaøo naêm 1987, Coâng ty International Cmos Technology giôùi thieäu trình bieân dòch APEEL. APEEL laø moät trình bieân dòch ñôn giaûn phuø hôïp vôùi caùc yeâu caàu thieát keá vöøa vaø nhoû vaø coù chöùc naêng moâ phoûng. APEEL goàm moät chöông trình soaïn thaûo toaøn maøn hình vaø ôû ngoû ra theo tieâu chuaån cuûa JEDEC. Nhöng khuyeát ñieåm cuûa boä bieân dòch naøy laø khoâng hoã trôï ñeå toái giaûn caùc bieåu thöùc logic. Phaàn meàm APEEL caøi ñaët treân caùc maùy tính caù nhaân cuûa coâng ty IBM vaø caùc coâng ty khaùc thích hôïp vôùi noù. 7. Phaàn meàm IPLDS II (Intel Programmable Logic Devolopment System II). ÖÙng duïng vi maïch soá laäp trình Trang 49

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2431 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.