1
Chương 2.
Mức logic số
Đại cương mạch số
Mạch tổ hợp
Mạch tuần tự
Thanh ghi và bộ nhớ
2.1 Mạch số
1. Đại cương
zLà mạch điện tử hoạt động ở 2
mức điện áp: cao (1) và thấp (0)
zBóng điện tử / Transistor
zBảng mạch in, Mạch tích hợp,
Chip: DIP / PGA / PQFP
zSSI: small (vài chục)
zMSI: medium (vài trăm)
zLSI: large (vài ngàn)
zVLSI: very large
zThông tin nhị phân biểu diễn = tín hiệu điện cao thấp.
zThao tác trên thông tin nhị phân thực hiện bằng cổng
2. Cổng luận lý:
zmạch số gồm 1 hoặc nhiều ngõ nhập và 1 ngõ xuất.
zCác cổng cơ bản (h 1.2 / h 4): ký hiệu, bảng chân trị
3. Đại số Bool
zĐại số Bool
zNghiên cứu các mệnh đề luận lý (1 trong 2 trị: Đ hoặc S)
zBốn phép tính luận lý cơ bản: Not, And, Or, Xor
zCó sự tương ứng giữa mạch số và hàm Bool
Vẽ mạch số ứng với hàm: F = A + B’ C
zPhân tích thiết kế mạch số:
Lập bảng chân trị -Biểu diễn dạng đại số
Tìm mạch đơn giản bằng PP biến đổi đại số Bool
zVD1: Thiết kế mạch số với bảng chân trị.
zTừ các trị 1, xây dựng các tích cơ bản
zLập hàm Bool bằng tổng các tích cơ bản
z(Vẽ mạch số)
zĐơn giản hàm Bool bằng PP đại số
z(Vẽ mạch số)
zMở rộng: Thêm trị 1 tại 111
zVD2: Đơn giản mạch
zY = A B’ + A B
1
0
1
0
1
0
1
0
C
011
011
101
001
110
110
000
000
YBA 4. Bản đồ Karnaugh
Phương pháp bản đồ để đơn giản biểu thức Bool
zCác khái niệm:
Bản đổ Karnaugh - Các ô liền kề (chỉ có 1 biến khác nhau)
zBước 0: Chuẩn bị bản đồ K với số biến phù hợp
zBước 1: Chuyển các giá trị 1 của bản chân trị vào bản đồ
zBước 2: Xây dựng các nhóm
Kích thước 2k, với k = n, n – 1, n – 2, ... 1 (giảm dần từ n đến 1)
Sao cho không có nhóm con (nằm trọn trong nhóm lớn hơn)
Xét loại nhóm thừa (bỏ đi không ảnh hưởng đến kết quả)
(Liên quan đến khái niệm phủ tối tiểu trong Toán rời rạc)
zBước 3: Tạo biểu thức (là tổng các tích)
Mỗi nhóm kích thước 2k là một tích với số phần tử (n – k)
Chiếu lên từng cạnh
2
zBài tập:
z1, 2, 3, 4, 5, 6,
zBản đồ Karnaugh: 7, 8 (tr.21)
2.2 Mạch tổ hợp
1. Đại cương
zGồm 1 số cổng luận lý kết nối với nhau,
với 1 tập các ngõ vào (n) các ngõ ra (m)
zXác định bằng bảng chân trị
(n biến nhập, m biến xuất)
zMô tả bằng:
Lược đồ logic - Lược đồ khối (h 2.1)
VD: lược đồ logic (a), lược đồ khối (b), bảng chân trị (c)
2. Mạch cộng:
zCộng 2 ký số nhị phân
a. Mạch nửa cộng (Half Adder)
zGồm 2 ngõ vào (x, y) và 2 ngõ ra (S: sum, C: carry)
z(h 2.2) lược đồ logic (a), lược đồ khối (b), bảng chân trị (c)
b. Mạch toàn cộng (Full Adder)
zCộng thêm bit nhớ
zGồm 3 ngõ vào (x, y, z) và 2 ngõ ra (S và C)
z(gồm 2 mạch nửa cộng và 1 cổng OR) (h 2.4)
3. Mạch giải mã và mã hóa
zĐổi thông tin mã hóa nhị phân thành thông thường
z1012= 510
a. Mạch giải mã:
zGồm n ngõ vào và m ngõ ra (m ≤2n)
z(Ngõ cho phép nhập: E – Enable)
zMạch giải mã 3 – 8 (h 2.5) Æ
zMạch giải mã dùng cổng NAND (h 2.6 / h 5)
3
z(Ứng dụng của mạch giải mã)
zChọn thanh ghi theo tín hiệu mã thanh ghi từ CU Y
1
0
1
0
1
0
1
0
A0
711
611
501
401
310
210
100
000
A1A2
zMở rộng mạch giải mã (h 2.7)
b. Mạch mã hóa:
zNgược lại với giải mã
z(h 7)
zThiết kế bằng phương
pháp phân tích
Tích các tổng (Product of
Sum – POS)
thay vì
Tổng các tích (Sum of
Product – SOP)
z(Ứng dụng: biến tín hiệu
ngắt thành số hiệu thiết
bị phát sinh ngắt)
4. Mạch dồn và mạch phân
a. Mạch dồn (MUX)
zCòn gọi là mạch chọn dữ liệu
zChọn thông tin nhị phân từ 1 trong 2nngõ nhập đưa ra
ngõ xuất. Việc chọn dựa theo n ngõ nhập chọn.
zThiết kế:
zHãy vẽ mạch giải mã 2 – 4
zÝ nghĩa của cổng AND (dẫn thông tín hiệu: x * 1 = x),
mỗi thời điểm chỉ có 1 cổng thông
zĐưa ngõ vào chọn cho từng cổng AND
zKết luận: MUX tạo từ mạch giải mã n – 2n, thêm 2n đường
nhập (h 2.8)
zMở rộng mạch giải mã:
zXây dựng mạch giải mã
từ các mạch giải mã
có kích thước nhỏ hơn.
zVD: MUX 3 – 8 từ các MUX 2 - 4
zGiải thích:
Xét bảng chân trị
số nhị phân 3 bit:
a2a1a0(2)= a2.22+ a1.21+ a0.20 (10)
= a2.22 (10) + (a1.21+ a0.20) = a2.4 + a1a0(2)
1
0
1
0
1
0
1
0
a0
711
611
501
401
310
210
100
000
a1
a2
b. Mạch phân (DEMUX)
zNhận 1 ngõ nhập và phân bổ nó đến 1 trong nhiều (2n)
vị trí xác định.
z(h 8 mạch dồn 4 – 1 và mạch phân 1 – 4)
z********************
4
zỨng dụng mạch dồn và mạch phân:
Dẫn thông tin theo 1 đường truyền dữ liệu chung. (h10)
Chuyển tín hiệu 102cho mạch dồn và 002cho mạch phân
zBài tập: 1, 2, 3, 6 (tr. 31 và 32)
3 x 8
Decoder
3 x 8
Decoder
3 x 8
Decoder
3 x 8
Decoder
8
8
8
8
3
E
3
E
3
E
3
E
2 x 4
Decoder
2.3 Mạch tuần tự
zTổng quát
zCác hệ thống số đều cần có thành phần lưu trữ
zNgõ ra có thể phụ thuộc ngõ vào trước đó (mạch có nhớ)
zTuần tự đồng bộ hóa bằng xung đồng hồ.
zMạch lật (Flip Flop – FF)
zMạch tuần tự đơn gián nhất, lưu 1 bit nhị phân
zCó 2 ngõ ra: trị bình thường (Q), trị bù (Q’)
zBảng đặc tính: Q(t): tr thái hiện tại, Q(t+1): tr thái kế
zPhân loại:
zSố ngõ vào
zCách thức các ngõ vào tác động đến ngõ ra.
zMạch lật SR (Set – Reset)
z(xem bảng đặc tính)
zMạch lật D (Data)
zThêm cổng đảo giữa S và R
z(h 3.1 và 3.2) (thêm h 10) ?11
101
010
Q(t)00
Q(t+1)RS
zMạch lật JK (J K)
zGồm 2 mạch lật: chủ và tớ
zQ(t+1) = Q’(t) khi J = K = 1
zMạch lật T (Toggle)
z2 ngõ vào J, K kết nối thành T (J = K = T)
z(h 3.3 và 3.4)
zMạch lật lề (h 3.5)
5
zBảng kích thích (tự xem)
zBảng liệt kê các tổ hợp nhập cần có để tạo ra 1 thay đổi
trạng thái yêu cầu.
zGồm 2 cột Q(t) và Q(t+1) và một cột cho mỗi ngõ vào
zKý hiệu X: điều kiện không cần (hoặc tùy chọn): vì có 2
cách chuyển tiếp
?11
101
010
Q(t)00
Q(t+1)RS
1
0
1
0
Q(t+1)
0X1
101
010
X00
RSQ(t)
zMạch tuần tự
zKết nối mạch lật với các cổng. Ví dụ: h 3.7
zPhương trình nhập mạch lật:
zBiểu thức Bool mô tả mạch tổ hợp tạo ngõ nhập cho
các mạch lật
zBảng trạng thái mạch lật:
zGồm 4 phần: (bảng 3.2)
trạng thái hiện hành, nhập, trạng thái kế, xuất
zLược đồ trạng thái
zThể hiện bằng hình ảnh của bảng trạng thái (h 3.8)
zHình tượng các chuyển tiếp trạng thái, giúp hiểu
hoạt động của mạch.
zQui trình thiết kế mạch tuần tự:
zChuyển đặc tả sang lược đồ trạng thái
zChuyển lược đồ trạng thái sang bảng trạng thái
zXây dựng lược đồ luận lý từ bảng trạng thái
Ví dụ: mạch đếm nhị phân
zBài tập 8, 9, 10, (11)
2.4 Thanh ghi và bộ nhớ
zThanh ghi (Register)
zLưu nhiều (n) bit, gồm n mạch lật. Lưu dữ liệu và
cung cấp cho các mạch khác.
zVí dụ: 4.1
zĐiều khiển việc chuyển thông tin bằng cổng.
zCác thanh ghi đặc biệt:
zMạch đếm (Counter)
zThanh ghi dịch (Shift register)