Bài giảng Kỹ thuật điện tử số: Thiết kế mạch tổ hợp

Chia sẻ: Nguyễn Thị Ngọc Lựu | Ngày: | Loại File: PDF | Số trang:40

Thêm vào BST

Báo xấu

316
lượt xem 47
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Kỹ thuật điện tử số: Thiết kế mạch tổ hợp giới thiệu với người đọc một số quy định khi viết tài liệu, biểu đồ thời gian của các mạch, các PLD tổ hợp, các mạch mã hóa, các mạch giải mã, Muitiplexer, so sánh, các mạch số học.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Kỹ thuật điện tử số: Thiết kế mạch tổ hợp

Thi t k m ch t h p Nguy n Qu c Cư ng – 3i N i dung • M t s quy ñ nh khi vi t tài li u • Bi u ñ th i gian c a các m ch • Các PLD t h p • Các m ch mã hóa • Các m ch gi i mã • Multiplexer • So sánh • Các m ch s h c Combinational logic design 2
Tài li u tham kh o • Digital Design: Principles & Practices – John F Wakerly – Printice Hall Combinational logic design 3 M t s quy ñ nh khi vi t tài li u • Sơ ñ kh i • Ký hi u các gate • M c tích c c cho các chân Combinational logic design 4
Sơ ñ kh i • Th hi n các kh i ch c năng chính c a h th ng • Không quá chi ti t • C g ng th hi n trong m t trang Combinational logic design 5 Combinational logic design 6
Combinational logic design 7 Ký hi u các gate Combinational logic design 8
các ký hi u tương ñương s d ng ñ nh lý DeMorgan Combinational logic design 9 M c tích c c cho các chân • Thư ng quy ñ nh n u có “vòng tròn nh ” ñ ch tích c c m c th p • N u không có “vòng tròn nh ” thì hi u là tíchc c c m c cao Combinational logic design 10
• (a): n u c hai input = HIGH thì output = HIGH • (b): n u c hai input = HIGH thì output = LOW • (c): n u c hai input = LOW thì output = LOW Combinational logic design 11 • Tín hi u: – N u có h u t _L thì hi u là tích c c m c th p – N u không có ha a t _L thì hi u là tích c c m c cao Combinational logic design 12
Bi u ñ th i gian • Bi u di n ho t ñ ng c a các tín hi u là hàm c a th i gian • S d ng các mũi tên ñ ch quan h “nhân-qu ” c a các tín hi u trong m ch Combinational logic design 13 Combinational logic design 14
M ch logic t h p PLD • PLD: Programmable Logic Device • Lo i PLD ñ u tiên ñư c g i là PLA (Programmable Logic Arrays): – M ch logic t h p 2 t ng AND-OR – ð c trưng b i: • S inputs: n • S output: m • S các tích: p (thư ng p nh hơn r t nhi u 2^n) – T ng h p các hàm logic theo ki u t ng các tích Combinational logic design 15 Combinational logic design 16
• input n i v i m t buffer ñ t o ra: – chính tín hi u input (buffer) – bù c a input (inverter) • Các dây tín hi u ñư c n i s n trong m ch • X : dùng ñ ký hi u nơi có th thi t l p các k t n i hay không thông qua các c t chì • Các input c a t ng AND khi ñ h (không n i v i buffer) s ñư c thi t l p là HIGH • Các input c a t ng OR khi ñ h (không n i v i output c a t ng AND) s ñư c thi t l p là LOW Combinational logic design 17 Cách th hi n khác c a PALs Combinational logic design 18
ð th c hi n các hàm logic Combinational logic design 19 ð th c hi n các output là h ng s Combinational logic design 20
• ð output = const = 0 nên s d ng phương pháp O2 hơn là O3: – Khi t t c input thay ñ i ñ ng th i, O3 có kh năng s chuy n 0 1 0 (glitch) Combinational logic design 21 PALs • PALs: Programmable Array Logic: – Ch có m ng AND là programmable – M ng OR là fixed • Ph bi n nh t là PAL16L8: – 64 hàng, 32 c t, 32 x 64 = 2048 c t chì – M i AND gate có 32 input ng v i 16 bi n và ph n bù c a các bi n PAL 16L8 – 8 AND gate liên k t v i m t pin: • 7 AND gate ñư c n i v i 7 input c a m t c ng OR • AND th 8 ñư c n i v i output-enable gate, n u AND = 1 thì output m i ñư c ñưa ra pin Combinational logic design 22
Combinational logic design 23 • PAL16L8 ch th c hi n ñư c các hàm t ng c a 7 tích ho c ít hơn • Trong sơ ñ chân c a PAL16L8: có 20 pin – 2 pin cho VCC và GND – 10 pin cho I1 ñ n I10 – 8 pin cho O1 ñ n O8 – ð c bi t: chân O2 ñ n O7 là shared: • Input • Output Combinational logic design 24
PLD v i công ngh bipolar Combinational logic design 25 • Hàng ñ u: các m ch open-collector ñư c n i v i nhau th c hi n ch c năng như m t m ng AND: – Ch m t output c a buffer là pull-low thì c c t ñó s có m c LOW – Các c t n i v i m t m ch ñ o g p l i như m t m ng NAND • Tương t cho m ng th hai NAND • V i c u trúc NAND-NAND có tác d ng gi ng như AND-OR Combinational logic design 26
• ð t o s k t n i v i các c t s d ng m t c t chì nh • C t chì s ñư c ñ t nóng và làm b c hơi khi thi t l p m t ñi n áp c 20V ñ n 30V Combinational logic design 27 PLD v i công ngh CMOS Combinational logic design 28
• Vi c ñ t c t chì cho các ph n t ñư c th c hi n ngay t i bư c ch t o IC: – không linh ho t, c n ñ t hàng v i nhà s n xu t IC – h p v i các ng d ng có s lư ng s n ph m l n • ð linh ho t hơn s d ng EPLD (Erasable Programmable Logic Device) Combinational logic design 29 EPLD Combinational logic design 30
• C c th n i (floating gate) c a MOS transistor: – Bao quanh b i các ch t cách ñi n – Ban ñ u không có ñi n tích MOS transistor ho t ñ ng bình thư ng: • n u input = LOW n-MOS transistor s “off” connected • n u input = HIGH n-MOS transistor s “on” • Khi có ñi n áp cao ñ t vào nonfloating gate: – floating gate s nhi m ñi n tích âm do tác d ng c a ñi n trư ng m nh – ñi n tích âm v n b gi l i t i floating gate khi b ñi n áp cao – ñi n tích âm t i floating gate ngăn c n ho t ñ ng c a MOS transistor: • n u input = LOW MOS transistor “off” disconnected • n u input = HIGH MOS transistor s v n “off” Combinational logic design 31 • ð xóa tr ng thái “disconnected”: – Thi t l p ñi n áp trên nonfloating gate ñi n áp cao và ngư c d u ñi n tích trên floating gate s phóng Combinational logic design 32
Các b gi i mã (decoder) • Gi i mã: bi n ñ i mã input sang m t mã khác output: – n input 2n mã t h p, m output 2m mã t h p – Thư ng n < m – B gi i mã s d ng nhi u: • M i t h p input s ng v i m t bit trong m bit output Combinational logic design 33 • Chân EN (Enable): – Tích c c: các t mã input s ñư c ánh x ñ n các t mã output – Không tích c c: t t c các t mã input ñ u ñư c gán ñ n m t t mã duy nh t ñ u ra Combinational logic design 34
74x139 Combinational logic design 35 Combinational logic design 36
Combinational logic design 37 74x138 Combinational logic design 38
Combinational logic design 39 Combinational logic design 40