Thiết kế logic số (Digital logic design)
Chương 4: Thiết kế các mạch số thông dụng
TS. Hoàng Văn Phúc Bộ môn KT Xung, số, Vi xử lý https://sites.google.com/site/phucvlsi/teaching 4/2017
Mục đích, nội dung
Nội dung: Thiết kế các khối nhớ Thời lượng: 3 tiết bài giảng Yêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học.
2
ROM
Mảng nhớ
3
RAM
Mảng nhớ
Thành phần gây trễ chủ yếu ? Decoder
4
Giải mã địa chỉ cho bộ nhớ
Nhiệm vụ: trỏ đúng địa chỉ ô nhớ cần truy cập.
Đặc điểm: Tốc độ tỷ lệ nghịch với dung lượng.
Decoder cấu trúc RAM 1D kích thước 8*8 = 64
5
Giải mã địa chỉ cho bộ nhớ (tiếp)
Decoder của RAM 2D kích thước 8*8?
6
First In First Out (FIFO)
Ứng dụng
- Khối đệm truyền nhận - Đồng bộ hóa các miền làm việc với clock
khác nhau
Ưu điểm so với RAM thông thường:
- Đơn giản khi sử dụng (không có cổng địa chỉ)
Nhược điểm:
- Khó thiết kế
- Không truy cập được dữ liệu ngẫu nhiên
7
FIFO (Based on Dual Port RAM)
8
FIFO OPERATON
Reset: RP = 0, WP = 0, dataCNT = 0
WRITE: RP = RP, WP = WP + 1, dataCNT = dataCNT + 1
9
FIFO OPERATON
READ: RP = RP+1, WP = WP, dataCNT = dataCNT -1
10
FIFO OPERATON
READ, WRITE: RP = RP+1, WP = WP +1, dataCNT = dataCNT
11
FIFO OPERATON
READ: RP = RP+1, WP = WP dataCNT = dataCNT - 1
12
LIFO – Last In First Out (LIFO)
Ứng dụng
- Stack memory
13
FSM-UART
Giao thức UART
14
FSM-UART (simple)
Mạch dãy = FSM
15
UART structure
Khối thiết kế UART
