Bài giảng Thiết kế mạch số dùng HDL - Chương 3: Thiết kế mạch luận lý tuần tự

Chia sẻ: HaoAsakura HaoAsakura | Ngày: | Loại File: PDF | Số trang:41

Thêm vào BST

Báo xấu

23
lượt xem 2
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Thiết kế mạch số dùng HDL - Chương 3: Thiết kế mạch luận lý tuần tự có nội dung trình bày về các phần tử lưu trữ; flip - flop; bus và các thiết bị ba trạng thái; thiết kế máy tuần tự; đồ thị biến đổi trạng thái (State - Transaction Graph); bộ chuyển mã nối tiếp cho việc truyền dữ liệu (Serial-line code converter); rút gọn trạng thái và các trạng thái tương đương;... Mời các bạn cùng tham khảo!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Thiết kế mạch số dùng HDL - Chương 3: Thiết kế mạch luận lý tuần tự

dce 2009 Thiết kế mạch số dùng HDL Chương 3: Thiết kế mạch luậnlý tuần tự
09 g 200 Nội dung chính • Các phần tử lưu trữ ering • Fli Fl Flip-Flop • Bus và các thiết bịị ba trạng ạ g thái ginee • Thiết kế máy tuần tự • Đồ thị biến đổi trạng thái (State (State- omputer Eng Transaction Graph) • Bộ chuyển h ể mã ã nối ối tiế tiếp cho h việc iệ truyền t ề dữ liệu (Serial-line code converter) • Rút gọn trạng và các trạng thái tương đương g Co Advanced Digital Design with the Verilog HDL - 2 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Nội dung chính • Các phần tử lưu trữ ering • Fli Fl Flip-Flop • Bus và các thiết bịị ba trạng ạ g thái ginee • Thiết kế máy tuần tự • Đồ thị biến đổi trạng thái (State (State- omputer Eng Transaction Graph) • Bộ chuyển h ể mã ã nối ối tiế tiếp cho h việc iệ truyền t ề dữ liệu (Serial-line code converter) • Rút gọn trạng và các trạng thái tương đương g Co Advanced Digital Design with the Verilog HDL - 3 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Mạch tuần tự • Ngõ ra ở thời điểm t phụ thuộc vào ngõ vào tại thời ering điểm t và “lịch sử” ngõ vào trước đó a ginee y1 1 • Cần những phần tử lưu b trữ lại các trạng thái quá Sequential y2 c omputer Eng khứ của mạch Circuit y3 • Mạch tuần tự có thể là đ định đơn đị h hhay xác á suất,ất đồng bộ hay bất đồng bộ • Các phần mềm tổng hợp hiện chỉ hỗ trợ đồng bộ (synchronous) Co Advanced Digital Design with the Verilog HDL - 4 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Các phần tử bộ nhớ (Storage elements) • Lưu trữ thông tin dưới dạng nhị phân ering • Level sensitive  Latches ginee  Ngõ ra của mạch thay đổi ngay khi một hay nhiều ngõ vào thay đổi (tín hiệu enable tích omputer Eng cực) • Edge Ed sensitive iti  Flip-Flop  Ngõ ra của mạch chỉ thay đổi khi có tín hiệu đồng bộ Co Advanced Digital Design with the Verilog HDL - 5 chapter 3 ©2009, Pham Quoc Cuong
ering ginee omputer Eng 09 g 200 Latches S1 R1 Qnext Q’next S2 R2 Qnext Q’next 0 0 Q Q’ Hold 0 0 1 1 Not allowed 0 1 0 1 Reset 0 1 1 0 Set 1 0 1 0 Set 1 0 0 1 Reset Co 1 1 0 0 Not allowed 1 1 Q Q’ Hold Advanced Digital Design with the Verilog HDL - 6 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Latches trong suốt (D-latch) • Dữ liệu ngõ ra chỉ thay đổi theo ngõ vào ering khi llatch t h được đ phép hé hhoạtt động độ (enable) ( bl ) • Clocked Latch ginee omputer Eng Enable = 0, Hold state Co Advanced Digital Design with the Verilog HDL - 7 chapter 3 ©2009, Pham Quoc Cuong
omputer Eng Co ering ginee 09 g 200 D-latch Advanced Digital Design with the Verilog HDL - 8 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Nội dung chính • Các phần tử lưu trữ ering • Fli Fl Flip-Flop • Bus và các thiết bịị ba trạng ạ g thái ginee • Thiết kế máy tuần tự • Đồ thị biến đổi trạng thái (State (State- omputer Eng Transaction Graph) • Bộ chuyển h ể mã ã nối ối tiế tiếp cho h việc iệ truyền t ề dữ liệu (Serial-line code converter) • Rút gọn trạng và các trạng thái tương đương g Co Advanced Digital Design with the Verilog HDL - 9 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Flip-Flop • Hoạt động đồng bộ với cạnh lên hoặc ering xuống ố củaủ xung clock l k  D FF ginee  Master-slave FF  J-K FF omputer Eng  T FF Co Advanced Digital Design with the Verilog HDL - 10 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 D Flip-Flop D Q Qnext D Q ering 0 0 0 0 1 0 ginee 1 0 1 clk Q' 1 1 1 omputer Eng Co Advanced Digital Design with the Verilog HDL - 11 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Master-slave Flip-Flop • D FF có thể được hiện thực từ 2 D-latch ering với ới cấu ấ trúc t ú Master-Slave M t Sl Data D Q D Q ginee En En Q' omputer Eng clock • Transmission gate (non-restoring) (non restoring) ~enable ~enable input_sig output_sig Co enable enable Advanced Digital Design with the Verilog HDL - 12 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 JK FF và T FF • JK Flip Flop ering J Q ginee K clk Q' omputer Eng • T Flip Flop (Toggle FF) T Q clk Q' Q Co Advanced Digital Design with the Verilog HDL - 13 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Nội dung chính • Các phần tử lưu trữ ering • Fli Fl Flip-Flop • Bus và các thiết bịị ba trạngạ g thái ginee • Thiết kế máy tuần tự • Đồ thị biến đổi trạng thái (State (State- omputer Eng Transaction Graph) • Bộ chuyển h ể mã ã nối ối tiế tiếp cho h việc iệ truyền t ề dữ liệu (Serial-line code converter) • Rút gọn trạng và các trạng thái tương đương g Co Advanced Digital Design with the Verilog HDL - 14 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Bus và các thiết bị ba trạng thái • Bus ering  Kết ế nối ố nhiều ề thiết ế bị với nhau  Đường g dữ liệu ệ tốc độ ộ cao ginee • Thiết bị ba trạng thái  Kết nối ối vào à bbus omputer Eng  Ngõ ra là hàm của ngõ vào nếu tín hiệu điều khiển ể tích cực  Ngõ g ra ở dạngg tổng g trở cao (Hi-Z) ( ) nếu tín hiệu điều khiển không tích cực Co Advanced Digital Design with the Verilog HDL - 15 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Nội dung chính • Các phần tử lưu trữ ering • Fli Fl Flip-Flop • Bus và các thiết bịị ba trạng ạ g thái ginee • Thiết kế máy tuần tự • Đồ thị biến đổi trạng thái (State (State- omputer Eng Transaction Graph) • Bộ chuyển h ể mã ã nối ối tiế tiếp cho h việc iệ truyền t ề dữ liệu (Serial-line code converter) • Rút gọn trạng và các trạng thái tương đương g Co Advanced Digital Design with the Verilog HDL - 16 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Máy tuần tự - Định nghĩa • Trạng thái (State) của máy tuần tự là những thông tin hiện ệ tại ạ của máyy ering • Trạng thái ở thời điểm t + 1 được quyết định bởi trạng thái ở thời điểm t và giá trị đầu vào tại thời điểm t ginee • Tập hợp các trạng thái của máy trạng thái là hữu hạn nên được gọi là máy trạng thái hữu hạn (Finite State Machine - FSM) omputer Eng Input Present State Next state (PS) Next-state Logic Memory (NS) Co Block Diagram of a sequential Feedback of present state machine Advanced Digital Design with the Verilog HDL - 17 chapter 3 ©2009, Pham Quoc Cuong
09 Máy trạng thái đồng bộ (Synchronous sequential machine) g 200 • Máy trạng thái bất đồng bộ gặp vấn đề race condition ering • Máy trạng thái đồng bộ sử dụng xung clock để đồng bộ các trạng thái ngõ vào ginee • Tín hiệu xung clock có thể đối xứng hay bất đối xứng omputer Eng • Thời khoảng xung clock phải lớn hơn thời gian tính toán chuyển trạng thái • Máy trạng thái hữu hạn đồng bộ (Synchronous FSMs)  Số trạng thái  Điều khiển chuyển trạng thái bằng xung clock Co Advanced Digital Design with the Verilog HDL - 18 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Mealy machine vs. Moore machine Input Output Next-state Output ering State register C Combinational C Combinational (Memory) Logic Logic Clock C oc ginee Feedback of present state omputer Eng Block Diagram of a Mealy sequential machine Input Output Next state Next-state Output State St t register i t Combinational Combinational (Memory) Logic Logic Clock Feedback of ppresent state Co Block Diagram of a Moore sequential machine Advanced Digital Design with the Verilog HDL - 19 chapter 3 ©2009, Pham Quoc Cuong
09 g 200 Nội dung chính • Các phần tử lưu trữ ering • Fli Fl Flip-Flop • Bus và các thiết bịị ba trạng ạ g thái ginee • Thiết kế máy tuần tự • Đồ thị biến đổi trạng thái (State (State- omputer Eng Transaction Graph) • Bộ chuyển h ể mã ã nối ối tiế tiếp cho h việc iệ truyền t ề dữ liệu (Serial-line code converter) • Rút gọn trạng và các trạng thái tương đương g Co Advanced Digital Design with the Verilog HDL - 20 chapter 3 ©2009, Pham Quoc Cuong