Thiết kế mạch số dùng HDL-Chương 7 Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu

Chia sẻ: Nguyễn Doãn Hùng | Ngày: | Loại File: PDF | Số trang:28

Thêm vào BST

Báo xấu

148
lượt xem 22
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Control-dominated Là hệ thống đáp ứng đáp lại tác động bên ngoài Data-dominated. Yêu cầu tính toán và truyền nhận dữ liệu với hiệu suất cao Hệ thống thông tin liên lạc, xử lý tín hiệu,…. Máy tuần được phân loại và phân hoạch thành bộ dòng dữ liệu và bộ điều khiển.Application-driven Lựa chọn cấu trúc hỗ trợ cho tập lệnh trong ứng dụng.Định nghĩa các trạng thái điều khiển hỗ trợ tập lệnh Xây dựng FSM sinh ra tín hiệu điều khiển...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế mạch số dùng HDL-Chương 7 Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu

dce 2009 Thiết kế mạch số dùng HDL Chương 7 Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu
Nội dung chính Computer Engineering 2009 • Máy tuần tự phân hoạch • Các ví dụ thiết kế Advanced Digital Design with the Verilog HDL – 2 ©2009, Pham Quoc Cuong chapter 7
Phân loại hệ thống số Computer Engineering 2009 • Control-dominated  Là hệ thống đáp ứng đáp lại tác động bên ngoài • Data-dominated  Yêu cầu tính toán và truyền nhận dữ liệu với hiệu suất cao  Hệ thống thông tin liên lạc, xử lý tín hiệu,…  Máy tuần được phân loại và phân hoạch thành bộ dòng dữ liệu và bộ điều khiển Advanced Digital Design with the Verilog HDL – 3 ©2009, Pham Quoc Cuong chapter 7
Bộ dòng dữ liệu – datapaths unit Computer Engineering 2009 • Bộ số học luận lý (arithmetic logic unit - ALU) • Bộ cộng • Bộ nhân • Bộ xử lý tín hiệu số • Quản lý tài nguyên (registers) •… Advanced Digital Design with the Verilog HDL – 4 ©2009, Pham Quoc Cuong chapter 7
Mô hình điều khiển cho dòng dữ liệu Computer Engineering 2009 Advanced Digital Design with the Verilog HDL – 5 ©2009, Pham Quoc Cuong chapter 7
Các bước thiết kế Computer Engineering 2009 • Application-driven • Lựa chọn cấu trúc hỗ trợ cho tập lệnh trong ứng dụng • Định nghĩa các trạng thái điều khiển hỗ trợ tập lệnh • Xây dựng FSM sinh ra tín hiệu điều khiển Advanced Digital Design with the Verilog HDL – 6 ©2009, Pham Quoc Cuong chapter 7
Ví dụ thiết kế bộ đếm nhị phân Computer Engineering 2009 • Máy trạng thái không tường minh  count
Binary_Counter_Arch Computer Engineering 2009 Advanced Digital Design with the Verilog HDL – 8 ©2009, Pham Quoc Cuong chapter 7
Binary_Counter_STG Computer Engineering 2009 Advanced Digital Design with the Verilog HDL – 9 ©2009, Pham Quoc Cuong chapter 7
ASM Computer Engineering 2009 ASMD cho bộ dòng dữ liệu được ASM điều khiển bởi máy trạng thái Advanced Digital Design with the Verilog HDL – 10 ©2009, Pham Quoc Cuong chapter 7
Binary_Counter_Part_RTL Computer Engineering 2009 Advanced Digital Design with the Verilog HDL – 11 ©2009, Pham Quoc Cuong chapter 7
Tổng hợp mạch Binary_Counter_Part_RTL Computer Engineering 2009 Tổng hợp bằng Actel Libero IDE 8.2 Advanced Digital Design with the Verilog HDL – 12 ©2009, Pham Quoc Cuong chapter 7
Tổng hợp mạch Binary_Counter_Part_RTL Computer Engineering 2009 Datapaths unit Tổng hợp bằng Actel Libero IDE 8.2 Advanced Digital Design with the Verilog HDL – 13 ©2009, Pham Quoc Cuong chapter 7
Ví dụ thiết kế máy RISC Computer Engineering 2009 • RISC: Reduced instruction-set computers  Tập lệnh đơn giản  Số chu kỳ clock cho mỗi lệnh là nhỏ Advanced Digital Design with the Verilog HDL – 14 ©2009, Pham Quoc Cuong chapter 7
Kiến trúc của RISC_SPM Computer Engineering 2009 Advanced Digital Design with the Verilog HDL – 15 ©2009, Pham Quoc Cuong chapter 7
Trình tự thực thi Computer Engineering 2009 • Lấy lệnh từ bộ nhớ • Giải mã lệnh và lấy toán hạng • Thực thi lệnh Các tác vụ trên bộ ALU  Cập nhật giá trị thanh ghi lưu trữ  Cập nhật bộ đếm chương trình (PC)  Cập nhật thanh ghi lệnh (IR)  Cập nhật thanh ghi địa chỉ (ADD_R)  Cập nhật bộ nhớ  Điều khiển dòng dữ liệu  Advanced Digital Design with the Verilog HDL – 16 ©2009, Pham Quoc Cuong chapter 7
Bộ điều khiển – Controller (1) Computer Engineering 2009 • Chức năng bộ điều khiển  Định thời tất cả các hoạt động  Lựa chọn đường dữ liệu từ các bộ multiplexer  Giám sát trạng thái của bộ xử lý (Processing Unit) và quyết định giá trị tín hiệu điều khiển  Điều khiển các bus 3 trạng thái Advanced Digital Design with the Verilog HDL – 17 ©2009, Pham Quoc Cuong chapter 7
Bộ điều khiển – Controller (2) Computer Engineering 2009 Tín hiệu Chức năng Load_Add_Reg Loads the address register Load _PC Loads Bus_2 to the program counter Load_IR Loads Bus_2 to the instruction register Inc_PC Increments the program counter Sel_Bus_1_Mux Selects among the Program_Counter, R0, R1, R2, and R3 to drive Bus_1 Sel_Bus_2_Mux Selects among Alu_out, Bus_1, and memory to drive Bus_2 Load_R0 Loads general purpose register R0 Load_R1 Loads general purpose register R1 Load_R2 Loads general purpose register R2 Load_R3 Loads general purpose register R3 Load_Reg_Y Loads Bus_2 to the register Reg_Y Load Reg_Z Stores output of ALU in register Reg_Z write Loads Bus_1 into the SRAM memory Advanced Digital Design with the Verilog HDL – 18 ©2009, Pham Quoc Cuong chapter 7
RISC_SPM: Tập lệnh (1) Computer Engineering 2009 • Thiết kế controller phụ thuộc vào tập lệnh • Có hai dạng thứ lệnh  Lệnh ngắn  Lệnh dài Advanced Digital Design with the Verilog HDL – 19 ©2009, Pham Quoc Cuong chapter 7
RISC_SPM: Tập lệnh (2) Computer Engineering 2009 Instruction Word Instr Action opcode src dest NOP 0000 ?? ?? none ADD 0001 src dest dest