2008
dc e
Thiếtkếmạch sốvới HDL
Thiết
kế
mạch
số
với
HDL
Chương 4: Thiết kế luận lý với
Verilo
g
g
0
08
Nội dung chính
n
g 2
0
•Giới thiệu về HDLs và verilog
•
Mô hình cấutrúcchomạch luậnlýtổhợp
eeri
n
•
Mô
hình
cấu
trúc
cho
mạch
luận
lý
tổ
hợp
• Mô phỏng luận lý, kiểm chứng thiết kế và
ph ơng pháp l ậnkiểmtra
E
ngin
ph
ư
ơng
pháp
l
u
ận
kiểm
tra
•Thời gian trễ truyền lan
ter
E
• Mô hình bảng sự thật cho mạch luận lý tổ
hợp và tuần tự với Verilog
o
mpuC
o
©2008, Pham Quoc Cuong 2
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
0
08
Nội dung chính
n
g 2
0
•Giới thiệu về HDLs và verilog
•
Mô hình cấutrúcchomạch luậnlýtổhợp
eeri
n
•
Mô
hình
cấu
trúc
cho
mạch
luận
lý
tổ
hợp
• Mô phỏng luận lý, kiểm chứng thiết kế và
ph ơng pháp l ậnkiểmtra
E
ngin
ph
ư
ơng
pháp
l
u
ận
kiểm
tra
•Thời gian trễ truyền lan
ter
E
• Mô hình bảng sự thật cho mạch luận lý tổ
hợp và tuần tự với Verilog
o
mpuC
o
©2008, Pham Quoc Cuong 3
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
0
08
Giới thiệu HDLs
n
g 2
0
• HDLs (Hardware Description Languages)
Không là một ngôn ngữlậptrình
eeri
n
Không
là
một
ngôn
ngữ
lập
trình
Tựa C
Thêm những chứcnăng mô hình hóa mô
E
ngin
Thêm
những
chức
năng
mô
hình
hóa
,
mô
phỏng chức năng
Verilog vs VHDL
ter
E
Verilog
vs
.
VHDL
•Các bước thiết kế bằng HDL
Mô tảmạch từkhóa
o
mpu
Mô
tả
mạch
từ
khóa
Biên dịch để kiểm tra cú pháp (syntax)
Mô hỏđể kiểthứ ă ủ h
C
o
©2008, Pham Quoc Cuong 4
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4
Mô
p
hỏ
ng
để
kiể
m
t
ra c
hứ
c n
ă
ng c
ủ
a mạc
h
0
08
Phương pháp luận thiết kế HDL
n
g 2
0
eeri
n
Đặc tả bằng HDL Cấu trúc/hành vi của mạch
E
ngin
Mô phỏng Tổng hợp
ter
E
Kiểm tra: thiết kế đã đúng yêu cầu chưa?
Chức năng: Hành vi I/O
Mức thanh ghil (Kiếntrúcl)
Ánh xạ đặc tả thành các hiện thực
o
mpu
Mức
thanh
ghil
(Kiến
trúcl)
Mức luận lý (Cổng)
Mức transistor (Điển tử)
Timing: Waveform Behavior
C
o
©2008, Pham Quoc Cuong 5
Advanced Digital Design with the Verilog HDL –
cha
p
ter 4