intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng Thiết kế mạch số dùng HDL - Chương 7: Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu

Chia sẻ: HaoAsakura HaoAsakura | Ngày: | Loại File: PDF | Số trang:28

Thêm vào BST
Báo xấu
32
lượt xem 2
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Thiết kế mạch số dùng HDL - Chương 7: Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu có nội dung trình bày về phân loại hệ thống số; mô hình điều khiển cho dòng dữ liệu; tổng hợp mạch Binary_Counter_Part_RTL; máy tuần tự phân hoạch; các ví dụ thiết kế;... Mời các bạn cùng tham khảo!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Thiết kế mạch số dùng HDL - Chương 7: Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu

  1. dce 2009 Thiết kế mạch số dùng HDL Chương 7 Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu
  2. Computer Engineering 2009 Nội dung chính • Máy tuần tự phân hoạch • Các ví dụ thiết kế Advanced Digital Design with the Verilog HDL – 2 chapter 7 ©2009, Pham Quoc Cuong
  3. Computer Engineering 2009 Phân loại hệ thống số • Control-dominated  Là hệ thống đáp ứng đáp lại tác động bên ngoài • Data-dominated  Yêu cầu tính toán và truyền nhận dữ liệu với hiệu suất cao  Hệ thống thông tin liên lạc, xử lý tín hiệu,…  Máy tuần được phân loại và phân hoạch thành bộ dòng dữ liệu và bộ điều khiển Advanced Digital Design with the Verilog HDL – 3 chapter 7 ©2009, Pham Quoc Cuong
  4. Computer Engineering 2009 Bộ dòng dữ liệu – datapaths unit • Bộ số học luận lý (arithmetic logic unit - ALU) • Bộ cộng • Bộ nhân • Bộ xử lý tín hiệu số • Quản lý tài nguyên (registers) • … Advanced Digital Design with the Verilog HDL – 4 chapter 7 ©2009, Pham Quoc Cuong
  5. Computer Engineering 2009 Mô hình điều khiển cho dòng dữ liệu Advanced Digital Design with the Verilog HDL – 5 chapter 7 ©2009, Pham Quoc Cuong
  6. Computer Engineering 2009 Các bước thiết kế • Application-driven • Lựa chọn cấu trúc hỗ trợ cho tập lệnh trong ứng dụng • Định nghĩa các trạng thái điều khiển hỗ trợ tập lệnh • Xây dựng FSM sinh ra tín hiệu điều khiển Advanced Digital Design with the Verilog HDL – 6 chapter 7 ©2009, Pham Quoc Cuong
  7. Computer Engineering 2009 Ví dụ thiết kế bộ đếm nhị phân • Máy trạng thái không tường minh  count
  8. Computer Engineering 2009 Binary_Counter_Arch Advanced Digital Design with the Verilog HDL – 8 chapter 7 ©2009, Pham Quoc Cuong
  9. Computer Engineering 2009 Binary_Counter_STG Advanced Digital Design with the Verilog HDL – 9 chapter 7 ©2009, Pham Quoc Cuong
  10. Computer Engineering 2009 ASM ASM ASMD cho bộ dòng dữ liệu được điều khiển bởi máy trạng thái Advanced Digital Design with the Verilog HDL – 10 chapter 7 ©2009, Pham Quoc Cuong
  11. Computer Engineering 2009 Binary_Counter_Part_RTL Advanced Digital Design with the Verilog HDL – 11 chapter 7 ©2009, Pham Quoc Cuong
  12. Computer Engineering 2009 Tổng hợp mạch Binary_Counter_Part_RTL Tổng hợp bằng Actel Libero IDE 8.2 Advanced Digital Design with the Verilog HDL – 12 chapter 7 ©2009, Pham Quoc Cuong
  13. Computer Engineering 2009 Tổng hợp mạch Binary_Counter_Part_RTL Datapaths unit Tổng hợp bằng Actel Libero IDE 8.2 Advanced Digital Design with the Verilog HDL – 13 chapter 7 ©2009, Pham Quoc Cuong
  14. Computer Engineering 2009 Ví dụ thiết kế máy RISC • RISC: Reduced instruction-set computers  Tập lệnh đơn giản  Số chu kỳ clock cho mỗi lệnh là nhỏ Advanced Digital Design with the Verilog HDL – 14 chapter 7 ©2009, Pham Quoc Cuong
  15. Computer Engineering 2009 Kiến trúc của RISC_SPM Advanced Digital Design with the Verilog HDL – 15 chapter 7 ©2009, Pham Quoc Cuong
  16. Computer Engineering 2009 Trình tự thực thi • Lấy lệnh từ bộ nhớ • Giải mã lệnh và lấy toán hạng • Thực thi lệnh  Các tác vụ trên bộ ALU  Cập nhật giá trị thanh ghi lưu trữ  Cập nhật bộ đếm chương trình (PC)  Cập nhật thanh ghi lệnh (IR)  Cập nhật thanh ghi địa chỉ (ADD_R)  Cập nhật bộ nhớ  Điều khiển dòng dữ liệu Advanced Digital Design with the Verilog HDL – 16 chapter 7 ©2009, Pham Quoc Cuong
  17. Computer Engineering 2009 Bộ điều khiển – Controller (1) • Chức năng bộ điều khiển  Định thời tất cả các hoạt động  Lựa chọn đường dữ liệu từ các bộ multiplexer  Giám sát trạng thái của bộ xử lý (Processing Unit) và quyết định giá trị tín hiệu điều khiển  Điều khiển các bus 3 trạng thái Advanced Digital Design with the Verilog HDL – 17 chapter 7 ©2009, Pham Quoc Cuong
  18. Computer Engineering 2009 Bộ điều khiển – Controller (2) Tín hiệu Chức năng Load_Add_Reg Loads the address register Load _PC Loads Bus_2 to the program counter Load_IR Loads Bus_2 to the instruction register Inc_PC Increments the program counter Sel_Bus_1_Mux Selects among the Program_Counter, R0, R1, R2, and R3 to drive Bus_1 Sel_Bus_2_Mux Selects among Alu_out, Bus_1, and memory to drive Bus_2 Load_R0 Loads general purpose register R0 Load_R1 Loads general purpose register R1 Load_R2 Loads general purpose register R2 Load_R3 Loads general purpose register R3 Load_Reg_Y Loads Bus_2 to the register Reg_Y Load Reg_Z Stores output of ALU in register Reg_Z write Loads Bus_1 into the SRAM memory Advanced Digital Design with the Verilog HDL – 18 chapter 7 ©2009, Pham Quoc Cuong
  19. Computer Engineering 2009 RISC_SPM: Tập lệnh (1) • Thiết kế controller phụ thuộc vào tập lệnh • Có hai dạng thứ lệnh  Lệnh ngắn  Lệnh dài Advanced Digital Design with the Verilog HDL – 19 chapter 7 ©2009, Pham Quoc Cuong
  20. Computer Engineering 2009 RISC_SPM: Tập lệnh (2) Instruction Word Instr Action opcode src dest NOP 0000 ?? ?? none ADD 0001 src dest dest
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2428 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
9=>0