Thiết kế mạch số dùng HDL-Chương 1: Phương pháp luận thiết kế vi mạch số

Chia sẻ: Nguyễn Doãn Hùng | Ngày: | Loại File: PDF | Số trang:24

Thêm vào BST

Báo xấu

172
lượt xem 45
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Thiết kế cổ điển (classical design methods) Dựa trên giản đồ (schematic) Paper & pencil • Thiết kế bằng ngôn ngữ (computer-based languages methods) Nhanh chóng Mạch tích hợp hàng triệu cổng Được sử dụng rộng rãi thiết kế các mạch phức tạp và kích thước lớn

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế mạch số dùng HDL-Chương 1: Phương pháp luận thiết kế vi mạch số

dce 2009 Thiết kế mạch số dùng HDL Chương 1: Phương pháp luận thiết kế vi mạch số
Nội dung chính Computer Engineering 2009 • Phương pháp luận thiết kế • Tham số công nghệ vi mạch Advanced Digital Design with the Verilog HDL – 2 ©2009, Pham Quoc Cuong chapter 1
Nội dung chính Computer Engineering 2009 • Phương pháp luận thiết kế • Tham số công nghệ vi mạch Advanced Digital Design with the Verilog HDL – 3 ©2009, Pham Quoc Cuong chapter 1
Các xu hướng thiết kế Computer Engineering 2009 • Thiết kế cổ điển (classical design methods)  Dựa trên giản đồ (schematic)  Paper & pencil • Thiết kế bằng ngôn ngữ (computer-based languages methods)  Nhanh chóng  Mạch tích hợp hàng triệu cổng Được sử dụng rộng rãi thiết kế các mạch phức tạp và kích thước lớn Advanced Digital Design with the Verilog HDL – 4 ©2009, Pham Quoc Cuong chapter 1
Định luật Moore Computer Engineering 2009 Advanced Digital Design with the Verilog HDL – 5 ©2009, Pham Quoc Cuong chapter 1
Ngôn ngữ đặc tả phần cứng (HDL) Computer Engineering 2009 • Định nghĩa  Là ngôn ngữ thuộc lớp ngôn ngữ máy tính (computer language)  Dùng miêu tả cấu trúc và hoạt động một vi mạch  Dùng mô phỏng, kiểm tra hoạt động vi mạch  Biểu diễn hành vi theo thời gian và cấu trúc không gian của mạch  Bao gồm những ký hiệu biểu diễn thời gian và sự đồng thời (time and concurrence) Advanced Digital Design with the Verilog HDL – 6 ©2009, Pham Quoc Cuong chapter 1
Ngôn ngữ đặc tả phần cứng (HDL) Computer Engineering 2009 • Ưu điểm  Dễ quản lý những mạch lớn và phức tạp  Uyển chuyển và độc lập với công nghệ  Cho phép tái sử dụng những thiết kế có sẵn  Mạch có thể được tổng hợp tự động từ đặc tả • VerilogTM & VHDL  Được sử dụng rộng rãi trong công nghiệp  Theo chuẩn IEEE (Institute of Electrical and Electronics Engineerings)  Được hỗ trợ bởi các công cụ tổng hợp ASIC (appilcation- specific integrated circuits) và FPGA (field-programmable gate arrays) Advanced Digital Design with the Verilog HDL – 7 ©2009, Pham Quoc Cuong chapter 1
Phương pháp luận thiết kế Computer Engineering 2009 Lưu đồ thiết kế ASICs bằng HDL Advanced Digital Design with the Verilog HDL – 8 ©2009, Pham Quoc Cuong chapter 1
Thiết kế ý niệm (Design Specification) Computer Engineering 2009 • Đặc tả chi tiết  Chức năng  Thời gian  Năng lương tiêu hao  … • Biểu diễn  Đồ thị trạng thái (state transation graph)  Máy trạng thái (algorithmic-state machine)  Ngôn ngữ cấp cao: SystemC, SuperLog…  … Advanced Digital Design with the Verilog HDL – 9 ©2009, Pham Quoc Cuong chapter 1
Thiết kế phân hoạch (Design Partition) Computer Engineering 2009 • Mạch lớn được phân chia thành các mạch nhỏ hơn • Mỗi mạch nhỏ này được đặc tả bằng HDL • Mỗi mạch nhỏ có thể được tổng hợp trong thời gian chấp nhận được  Phương pháp thiết kế từ trên xuống (top-down design/ hierarchical design) Phân chia mạch cộng 4 bits Advanced Digital Design with the Verilog HDL – 10 ©2009, Pham Quoc Cuong chapter 1
Design Entry Computer Engineering 2009 • Đặc tả thiết kế theo một dạng chuẩn • Ngày nay dùng HDL • Mô hình hành vi (behavioral modeling)  Được sử dụng nhiều trong công nghiệp  Cho phép thiết kế những chip lớn  Chỉ ra mạch sẽ thực hiện chức năng gì  Không cần chỉ ra xây dựng phần cứng như thế nào • Các bước thiết kế dùng mô hình hành vi  Tạo hành vi nguyên mẫu cho thiết kế  Kiểm tra chức năng  Sửng dụng những công cụ tổng hợp tối ưu và ánh xạ thiết kế vào một công nghệ Advanced Digital Design with the Verilog HDL – 11 ©2009, Pham Quoc Cuong chapter 1
Mô phỏng và kiểm tra chức năng Computer Engineering 2009 (Simulation & Function verification) • Quay về bước 3 nếu phát hiện lỗi Test plan • 3 bước tiến hành kiểm --------- --------- tra  Lập kế hoạch kiểm tra: chức năng nào cần kiểm tra và kiểm tra thế nào? Kiểm tra tích hợp testbench  Thiết kế mẫu kiểm tra các module (testbench)  Thực hiện kiểm tra testbench testbench testbench Các module riêng lẻ Advanced Digital Design with the Verilog HDL – 12 ©2009, Pham Quoc Cuong chapter 1
Thiết kế tích hợp và kiểm tra Computer Engineering 2009 (Design integration and Verification) • Các mạch nhỏ được tích hợp lại và kiểm tra chức năng • Cần có các testbench riêng kiểm tra chức năng ngõ nhập-xuất, hoạt động của bus… • Đây là bước quyết định và phải được thực hiện hoàn hảo để đảm bảo tính đúng đắn của quá trình tổng hợp Advanced Digital Design with the Verilog HDL – 13 ©2009, Pham Quoc Cuong chapter 1
Presynthesis Sign-off Computer Engineering 2009 • Bảo đảm tất cả các chức năng được thể hiện trong testbench • Bảo đảm những khác biệt giữa các chức năng biểu diễn bằng mô hình hành vi và thiết kế được giải quyết hoàn toàn • Sign-off được thực hiện sau khi tất cả các lỗi chức năng được giải quyết xong Advanced Digital Design with the Verilog HDL – 14 ©2009, Pham Quoc Cuong chapter 1
Tổng hợp mức cổng và ánh xạ công nghệ Computer Engineering 2009 (Gate-level synthesis and Technology mapping) • Sử dụng công cụ tổng hợp để tạo ra biểu diễn luận lý tối ưu và hiện thực theo một công nghệ hiện có • Công cụ tối ưu loại bỏ những dư thừa và giảm diện tích mạch logic cần dùng để hiện thực • Kết quả sẽ được ánh xạ vào một FPGA  Netlist  Cơ sở dữ liệu Advanced Digital Design with the Verilog HDL – 15 ©2009, Pham Quoc Cuong chapter 1
Thiết kế sau tổng hợp Computer Engineering 2009 (Post-synthesis design validation) • Bộ so sánh được thực hiện bằng phần mềm hoặc bằng đồ họa • Tìm hiểu và giải quyết sự khác biệt một cách cẩn thận Advanced Digital Design with the Verilog HDL – 16 ©2009, Pham Quoc Cuong chapter 1
Kiểm tra thời gian sau tổng hợp Computer Engineering 2009 (Post-synthesis timing verification) • Thời gian trên mạch phải phù hợp với thiết kế trên những đường then chốt (critical path) • Bước này được lặp lại sau bước loại bỏ điện dung không mong muốn (parasitic extraction) • Thực hiện tổng hợp lại nếu thời gian không phù hợp thiết kế  Thay đổi kích thước transitor  Thay đổi kiến trúc mạch  Thay đổi công nghệ Advanced Digital Design with the Verilog HDL – 17 ©2009, Pham Quoc Cuong chapter 1
Kiểm tra sản phẩm và mô phỏng lỗi Computer Engineering 2009 (Test generation and fault simulation) • Sau khi chế tạo, mạch tích hợp phải được kiểm tra tính đúng đắn (lỗi sản xuất - không phải lỗi thiết kế) • Có thể dùng lại những mẫu kiểm tra mô hình hành vi để kiểm tra sản phẩm sau khi chế tạo • Mô phỏng lỗi là quyết định một tập hợp các mẫu dùng để kiểm tra có phát hiện ra lỗi hay không Sử dụng phần mềm tạo thêm các mẫu thử Advanced Digital Design with the Verilog HDL – 18 ©2009, Pham Quoc Cuong chapter 1
Sắp đặt và nối dây (placement and routing) Computer Engineering 2009 • Sắp xếp các linh kiện (cell) lên một vùng giới hạn và kết nối các đường tín hiệu giữa chúng • Chèn tín hiệu clock vào mạch sao cho không xảy ra lệch xung clock (clock skew) Advanced Digital Design with the Verilog HDL – 19 ©2009, Pham Quoc Cuong chapter 1
Kiểm tra thiết kế vật lý và điện Computer Engineering 2009 (Physical and electrical design rule checks) • Layout vậy lý của thiết kế phải được kiểm tra các ràng buộc  Độ dày vật liệu (material width)  Chồng lấp (overlap)  Tách biệt (separation) • Kiểm tra điện  Fan-out  Các tín hiệu không trộn lẫn với nhau (compromise) • Nhiễu • Tiêu hao năng lượng Advanced Digital Design with the Verilog HDL – 20 ©2009, Pham Quoc Cuong chapter 1