Thiết kế mạch số dùng HDL-Chương 2: Thiết kế mạch luận lý tổ hợp

Chia sẻ: Nguyễn Doãn Hùng | Ngày: | Loại File: PDF | Số trang:64

Thêm vào BST

Báo xấu

108
lượt xem 22
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

On_Set của một hàm Boole là tập hợp các đỉnh hàm eerin mà tại đó khẳng định (đúng) On_Set = {x:x Bn and f(x) = 1} Off của hàm Engin • Off_Set một Boole là tập hợp các đỉnh mà tại đó hàm không khẳng định (sai) ter E Off_Set = {x:x Bn and f(x) = 0} • Don’t_care_Set là tập hợp các đỉnh mà tại đó không quan tâm đến giá trị hàm

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế mạch số dùng HDL-Chương 2: Thiết kế mạch luận lý tổ hợp

dce 2009 Thiết kế mạch số dùng HDL dùng HDL Chương 2: Thiết kế mạch luận lý tổ hợp
Nội dung chính Computer Engineering 2009 • Luận lý tổ hợp và đại số Boole • Qui tắc tối giản đại số Boole gi đạ Boole • Biểu diễn mạch luận lý tổ hợp • Đơn giản hóa biểu thức Boole • Glitch và Hazard • Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – 2 ©2009, Pham Quoc Cuong chapter 2
Nội dung chính Computer Engineering 2009 • Luận lý tổ hợp và đại số Boole • Qui tắc tối giản đại số Boole gi đạ Boole • Biểu diễn mạch luận lý tổ hợp • Đơn giản hóa biểu thức Boole • Glitch và Hazard • Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – 3 ©2009, Pham Quoc Cuong chapter 2
Mạch tổ hợp – mạch tuần tự Computer Engineering 2009 • Combinational circuit a y1  Trạng thái ngõ ra của b Combinational y2 mạch tại thời điểm t chỉ c phụ thuộc vào trạng thái Logic y3 d ngõ vào ngõ vào tại thời điểm t th • Sequential circuit  Trạng thái ngõ ra phụ thái ngõ ra ph a y1 thuộc vào “lịch sử” ngõ b Sequential ra và ngõ vào hiện tai y2 c Circuit y3 Advanced Digital Design with the Verilog HDL – 4 ©2009, Pham Quoc Cuong chapter 2
Điện áp nguồn Computer Engineering 2009 • GND = 0V • Năm 1980 VDD = 5V 1980 5V • VDD ngày càng giảm trong các bộ xử lý hiện đạ đại  VDD cao làm hư các Transistor  VDD thấp tiết kiệm năng lượng • VDD = 3.3, 2.5, 1.8, 1.5, 1.2, 1.0,… Advanced Digital Design with the Verilog HDL – 5 ©2009, Pham Quoc Cuong chapter 2
Transistor Computer Engineering 2009 • nMos • pMos Advanced Digital Design with the Verilog HDL – 6 ©2009, Pham Quoc Cuong chapter 2
Công nghệ CMOS Computer Engineering 2009 nMos • Complementary metal- Pull-up network oxide semiconductor Input • Output của các cổng Output CMOS luôn là 0 hoặc 1 pMos Pull-down network Invert gate gate NAND gate gate NOR gate Advanced Digital Design with the Verilog HDL – 7 ©2009, Pham Quoc Cuong chapter 2
Song song và nối tiếp Computer Engineering 2009 • nMOS: 1 = ON • Nối tiếp (Series): cả hai transistor phải đóng (ON) • pMOS: 0 = ON • Song song (Parallel): một trong 2 transistor đóng a a a a a a a a a a 0 0 1 1 g1 g1 g2 00 0 1 1 01 1 g2 0 1 0 1 b b b b b b b b b b ON (c) OFF ON ON ON (a) OFF OFF OFF a a a a a a a a a a 0 0 1 1 g1 g1 g2 00 0 11 01 1 g2 0 1 0 1 b b b b b b b b b b OFF (d) ON ON ON OFF (b) ON OFF OFF Advanced Digital Design with the Verilog HDL – 8 ©2009, Pham Quoc Cuong chapter 2
Quy tắc “Conduction Complement” Computer Engineering 2009 • Các cổng CMOS luôn sinh ra giá trị 1/0 • Ví dụ: NAND  Nối tiếp ở nMOS: Y=0 khi và chỉ khi cả hai ngõ nhập là 1  Và Y=1 khi có một ngõ nhập là 0 Y  Mắc song song các transistor pMOS A B • Quy tắc “Conduction Complements”  Mạng kéo lên (pull-up) là “đối nghịch” với mạng kéo xuống (pull (pull-down)  Song song → Nối tiếp, Nối tiếp → Song song Advanced Digital Design with the Verilog HDL – 9 ©2009, Pham Quoc Cuong chapter 2
CMOS Inverter Computer Engineering 2009 VDD A Y 0 1 A Y A Y GND Advanced Digital Design with the Verilog HDL – 10 ©2009, Pham Quoc Cuong chapter 2
CMOS Inverter Computer Engineering 2009 VDD A Y 0 OFF 1 0 A=1 Y=0 ON A Y GND Advanced Digital Design with the Verilog HDL – 11 ©2009, Pham Quoc Cuong chapter 2
CMOS Inverter Computer Engineering 2009 VDD A Y 0 1 ON 1 0 A=0 Y=1 OFF A Y GND Advanced Digital Design with the Verilog HDL – 12 ©2009, Pham Quoc Cuong chapter 2
CMOS NAND Gate Computer Engineering 2009 A B Y 0 0 Y 0 1 A 1 0 1 1 B Advanced Digital Design with the Verilog HDL – 13 ©2009, Pham Quoc Cuong chapter 2
CMOS NAND Gate Computer Engineering 2009 A B Y ON ON 0 0 1 Y=1 0 1 A=0 OFF 1 0 B=0 1 1 OFF Advanced Digital Design with the Verilog HDL – 14 ©2009, Pham Quoc Cuong chapter 2
CMOS NAND Gate Computer Engineering 2009 A B Y ON OFF 0 0 1 Y=1 0 1 1 A=0 OFF 1 0 B=1 1 1 ON Advanced Digital Design with the Verilog HDL – 15 ©2009, Pham Quoc Cuong chapter 2
CMOS NAND Gate Computer Engineering 2009 A B Y OFF ON 0 0 1 Y=1 0 1 1 A=1 ON 1 0 1 B=0 1 1 OFF Advanced Digital Design with the Verilog HDL – 16 ©2009, Pham Quoc Cuong chapter 2
CMOS NAND Gate Computer Engineering 2009 A B Y OFF OFF 0 0 1 Y=0 0 1 1 A=1 ON 1 0 1 B=1 1 1 0 ON Advanced Digital Design with the Verilog HDL – 17 ©2009, Pham Quoc Cuong chapter 2
CMOS NOR Gate Computer Engineering 2009 A B Y A 0 0 1 0 1 0 B 1 0 0 Y 1 1 0 Advanced Digital Design with the Verilog HDL – 18 ©2009, Pham Quoc Cuong chapter 2
3-input NAND Gate Computer Engineering 2009 • Y là 0 nếu TẤT CẢ ngõ vào là 1 • Y là 1 nếu TỒN TẠI ngõ vào là 0 là ngõ vào là Y A B C Advanced Digital Design with the Verilog HDL – 19 ©2009, Pham Quoc Cuong chapter 2
Thiết kế cổng CMOS Computer Engineering 2009 • Ví dụ:  Bằng công nghệ CMOS hãy vẽ cấu tạo transistor công ngh CMOS hãy transistor của cổng NOR 4 ngõ vào (4-inputs NOR gate) A B C D Y Advanced Digital Design with the Verilog HDL – 20 ©2009, Pham Quoc Cuong chapter 2