Table of Contents
151 2
151_Ans 9
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Trang 1 / 7
Điểm
ĐỀ THI CUỐI KỲ - Ngày thi: 07/12/2015
MÔN: KỸ THUẬT SỐ - MSMH: EE1009
Thời gian làm bài: 110 phút – KHÔNG sử dụng tài liệu
Làm bài ngay trên đề thi – Đề thi bao gồm 7 câu
Sinh viên trình bày cách làm đầy đủ
Chữ ký giám thị
Họ và tên: ………………………………………….. MSSV: …………………….. Nhóm: ………..
(2) Developing
(3) Accomplished
(4) Exemplary
Câu 1 (2.0đ)
Câu 2 (1.0đ)
Câu 3 (1.0đ)
Câu 4 (1.0đ)
Câu 5 (2.0đ)
Câu 6 (2.0đ)
Câu 7 (1.0đ)
Tổng cộng (10đ)
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Trang 2 / 7
Câu 1: (2.0đ)
Thiêt kê ma
ch tô hơp co 4 ngo vao biêu diên cho 1 sô co dâu bu 2 la X (=X3X2X1X0), va 2 ngo ra Y và Z.
Ngo ra Y = 1 nêu X > +6 hoặc – 7 < X < – 4. Ngõ ra Z = 1 nếu X < –5 hoặc X > +3
a) Lâ
p bang chân trị va rút gọn các biểu thức ở ngõ ra Y dưới dạng SOP (tổng các tích) và Z dưới dạng
POS (tích các tổng). (1.5đ)
X3
X2
X1
X0
Y
Z
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
Bìa K của Y
Bìa K của Z
b) Cài đặt Y chỉ sử dụng 1 bộ giải mã 3-8 (IC74138) và 1 cổng NAND (0.5đ)
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Trang 3 / 7
Câu 2: (1.0đ)
Thiết kế hàm F chỉ sử dụng 1 Mux 2-1 (không dùng thêm cổng logic)
0
1S
Mux
2:1
Câu 3: (1.0đ)
Thiêt kê ma
ch tô hơp tinh biêu thư
c sau vơi X la sô nhi
phân không dấu 2 bit (chi cho phep dung 1 bộ cộng
bán phần HA):
4X3 – 17X2 + 19X + 1
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Trang 4 / 7
Câu 4: (1.0đ)
Sử dụng D_FF có ngõ vào xung clock kích theo cạnh xuống, các ngõ vào Preset (Pr) và Clear (Cl) tích cực
mức thấp, thiết kế bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3 bit Q2Q1Q0 (với Q2 là MSB) đếm xuống từ giá trị
3 và modulo của bộ đếm bằng 5.
a. Vẽ sơ đồ logic thực hiện bộ đếm trên. (0.5đ)
b. Vẽ giản giản đồ xung bộ đếm (tín hiệu ngõ ra Q0, Q1, Q2) và tín hiệu reset Z, giả sử ban đầu Q2Q1Q0 =
101 (0.5đ)