B GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HC BÁCH KHOA HÀ NI
NGUYỄN VĂN CƯỜNG
NGHIÊN CU NoC CU HÌNH LI ĐƯỢC TRÊN FPGA VÀ PHÁT TRIN
THUT TOÁN ÁNH X ĐỘNG NG DNG TRÊN NN TNG NoC
Chuyên ngành: K thut đin t
Mã s: 62520203
TÓM TT LUN ÁN TIẾN SĨ KỸ THUT ĐIN T
Hà Ni 2017
Công trình này được hoàn thành ti:
Trường Đại hc Bách khoa Hà Ni
Người hướng dn khoa hc:
PGS.TS. PHM NGC NAM
Phn bin 1:
Phn bin 2:
Phn bin 3:
Luận án được bo v trước Hội đng đánh giá lun án tiến
cp Tng hp tại Trường Đại hc Bách khoa Hà Ni
Vào hi gi , ngày tháng năm 2017
Có th tìm hiu lun án tại thư viện:
1. Thư viện T Quang Bu - Trường ĐHBK Hà Nội
2. Thư viện Quc gia Vit Nam
1
M ĐẦU
1. Đặt vấn đề
Ngày nay, các thiết b nhúng đang tr nên quan trng trong cuc sng ca chúng ta (ví dụ: điện
thoi thông minh, các thiết b di động). Khi thiết kế h thống nhúng, người thiết kế cn xem xét k
ng các tiêu chí ràng buộc như hiệu năng, thời gian đưa sản phm ra th trường, tiêu th năng
ợng, kích thước thc hin, kh năng nâng cấp, cp nht các ng dụng các tính năng mới trong
tương lai, v.v. Bên cạnh đó, các ứng dụng đa phương tiện tiên tiến như HD-video, x nh, các t
chơi 3D, v.v. luôn yêu cu mt sc mnh nh toán ln chuyn ti d liu nhanh. Các ng dng
này được thiết kế theo cách mc chất lượng ca chúng th được điều chnh phù hp vi kh
năng xử ca nn tng phn cng [52, 70]. d khi xem video trên Internet, y thuộc vào băng
thông ca mạng cũng như kh năng x lý ca thiết b người dùng có th xem được video mc
chất lượng HD hoặc SD, v.v. Thêm vào đó, các ng dụng được hình hóa dưới dạng đồ th tác
v vi s ng ln các tác v truyền thông các đặc tính khác nhau do vy yêu cu x song
song các tác v này rt cao. Mt yếu t khác đó hành vi của người s dng thiết b luôn thay
đổi theo thời gian như nghe nhạc, xem phim hoặc chơi trò chơi, v.v. Theo các yêu cầu này, chúng ta
d thy rng các ng dụng được đưa vào rời khi h thng ti bt k thời điểm nào. Th t các
ng dụng được đưa vào ri h thống cũng không th biết trước. Ngoài ra, mc chất lượng ca
các ng dụng cũng th b thay đổi theo hành vi của người dùng hoc theo tình trng tài nguyên
sn có ca thiết b (ví d: yêu cu mc chất lượng, hiệu năng cho từng ng dng). Do vy, vic phát
trin các nn tng phn cng nhiu kh năng linh hoạt kh năng thích nghi vi các yêu cu
như trên là hết sc cn thiết. Một xu hướng mi trong thiết kế các nn tng tiên tiến đó là tạo ra mt
nn tng th tái cấu hình các đun vật sau khi chế to, kết hp gia b vi x lý các thiết
b cu hình li [90], chng hạn như FPGA (Field Programmable Gate Array), đ tăng thêm tính linh
hot cho h thống trong các môi trường khác nhau [63]. Tuy nhiên, kh năng của các phn t cu
hình li trong thiết b luôn gii hn. Do vy, cn la chn thêm mt gii pháp quản lý động cho
h thng. Mt trong nhng gii pháp quan trng rt linh hoạt đó kỹ thut ánh x ng dng
động. K thut y kết hp vi kh năng cấu hình li tng phần động ca thiết b phn cứng như
FPGA s to ra mt gii pháp ha hẹn đ gii quyết yêu cu trin khai nhiu ng dng th điều
chỉnh được mc chất lượng lên nn tng có tài nguyên tái cu hình hn chế [8, 86].
Hơn nữa, do độ phc tp ca các thiết b nhúng hiện đại ngày càng tăng, một s ng ngày
càng nhiu ng dng vi chất lượng dch v (QoS: Quality of Service) khác nhau th đưc trin
khai lên thiết bị, thường trong một môi trường các nn tng cu hình lại không đồng nht. Bi
mt nn tng cu hình lại không đồng nht vi s linh hot ca các b x lý nhúng và hiu qu tính
toán ca mt s vùng cu hình lại đã được chng minh nhiều ưu điểm hơn so vi nn tng
đồng nht [1, 49]. Trong mt nn tảng như vậy, các b x lý nhúng thường được s dụng để qun lý
thc hin mt s tác v phc tp thp trong khi các vùng cu hình lại được s dụng để tăng tốc
độ tính toán cho các tác v phc tp. Kh năng cấu hình đng cho phép nn tng thích nghi vi các
yêu cu x lý thay đổi ca các ng dng.
Mt khác, các yêu cu truyền thông ngày càng gia tăng trong mt h thng trên chip (SoC:
System on Chip) phc tạp như nền tảng đa lõi không đồng nht cu hình lại được. Do vy vic la
chn một sở h tng truyn thông phù hp cn thiết. Điều này phải đảm bo các kết ni cn
thiết vi một QoS được xác định trước, chng hạn như thông lượng hoc tr tối đa. Tuy nhiên, trong
nhiều trường hp mức ưu tiên của các ng dụng chưa được biết trước ti lúc thiết kế ch biết
được khi chúng được trin khai vào h thng ti thi gian chy. Trong trường hp này, các yêu cu
2
truyn thông hiu qu không được biết đến ti thi gian tng hp, do đó một sở h tng truyn
thông linh hot s được la chọn. Hơn nữa, mt SoC phc tp còn yêu cu tích hp mt s ng
ln các lõi IP (Intellectual Property) lên nó, vy, một s h tng truyn thông hiệu năng cao,
kh năng x lý song song đ kết ni các IP khác nhau cần được s dng. Vi yêu cu này, các kiến
trúc truyn thng như Bus chia sẻ hay kết ni trc tiếp điểm-điểm không th áp dụng được. Kiến
trúc mạng trên chip (NoC: Network on Chip) ra đời xem như mt gii pháp thay thế cho kiến
trúc Bus kết nối điểm-điểm theo hướng công ngh này. Kiến trúc NoC cung cp mt cơ sở h
tng truyn thông hiệu năng cao, khả năng mở rng kh năng xử lý song song cao, thích
hp cho vic tích hp mt s ng ln các lõi IP lên mt SoC [9,50]. Do vậy, NoC được đề xut
như là một gii pháp cho truyn thông gia các IP trong thiết kế các SoC phc tp.
Ngoài ra, hu hết các nn tng phn cng SoC hiện nay được chế to trên công ngh ASIC
(Application-Specific Integrated Circuit) đó mt dng thiết kế tĩnh, nghĩa các IP, hạ tng
truyn thông các thiết b ngoi vi không th thay đổi sau khi sn phẩm được chế to. Do vy
chúng khó th đáp ứng được các u cu cho kh năng thích nghi, thay đổi mt s đun hay
sa li sau khi chế tạo. Để phát trin mt nn tng SoC dng ASIC cn phi có qu thi gian dài
chi phí khá cao khi yêu cu thiết kế vi s ng sn phm không lớn. Điu y ràng bt li
không phù hp vi các yêu cầu như: Thời gian thiết kế sn phm mu ngn, s ng sn phm
nh, sn phẩm có độ linh hot và thích nghi cao. Các hn chếy có th đưc khc phc bng công
ngh FPGA. Mt trong những tính năng đặc bit ca mt FPGA hiện đại là kh năng cấu hình li và
cu hình li tng phần đng. Vi kh năng y, FPGA th thay đổi nhiu lần thay đổi động
các chức năng đã thực hin trên các thiết b vt của ngay khi đang còn hoạt động. Do đó,
FPGA được la chọn như mt nn tng ha hẹn đ to mu nhanh cho mt h thng trên chip so
với ASIC [84]. Điều này cũng thích hợp để y dng mt h thng thích nghi. Mt h thng thích
nghi [2, 87] hình trong đó tác vụ tính toán th thay đổi thích nghi vi nh trng tài
nguyên ca h thng hoc các yêu cu ca ng dng hay hành vi của người dùng ti thi gian chy.
Hơn nữa, nh vào s phát trin không ngng ca công ngh bán dn công ngh nano s
ng tài nguyên tốc độ x lý trên FPGA đang dần tăng; giá thành và tiêu th năng lượng tiếp
tc gim. Thêm vào đó xu hướng thiết kế kết hp gia b vi x lý và FPGA [28, 43] làm cho
th phù hp vi các thiết kế h thng phc tp linh hot trên mt FPGA [6, 41].
Vi nhng yêu cầu như vy, vic phát trin mt nn tảng nhúng đa lõi cấu hình lại được động
trên FPGA da theo hình NoC hiệu năng cao triển khai các ng dng th điều chnh
mc chất lượng lên nn tng này ti thi gian chy là các vấn đề mi cần được nghiên cứu. Đó cũng
chính đng lc mnh m thôi thúc nghiên cu sinh chn thc hin các ni dung nghiên cu
này trong lun án.
2. Mc tiêu, phm vi và phƣơng pháp nghiên cu
Mc tiêu nghiên cu:
(i) Đề xut kiến trúc NoC hiệu năng cao bao gồm kiến trúc b định tuyến b giao tiếp
mng.
(ii) Xây dng nn tng phn cứng đa lõi linh hoạt kh năng cấu hình lại được tng phn
trên FPGA da trên kiến trúc NoC. Nn tảng này cho phép thay đổi t động mt s
đun trong lớp truyn thông hoc lp tính toán ca NoC ti thi gian chạy để thích nghi
vi các yêu cầu thay đổi ca các ng dng.
(iii) Xây dựng đề xut các thut toán cho bài toán ánh x các ng dng th điều chnh
mc chất lượng vào nn tng phn cng cu hình lại được da trên NoC.
Phm vi nghiên cu:
3
(i) Nghiên cu mô hình kiến trúc NoC s dng cấu hình lưới hai chiu, k thuật điều khin
lung wormhole, kênh o gii thuật định tuyến XY để xây dng hình truyn
thông NoC có hiệu năng cao.
(ii) Nghiên cu công ngh FPGA ca Xilinx, công ngh cu hình li tng phần đng ca
FPGA để phát trin nn tng phn cng kh ng cấu hình lại được lp truyn thông
hoc lp tính toán.
(iii) Nghiên cu bài toán ánh x các ng dụng động th điều chnh mc chất lượng vào
nn tng phn cứng đa lõi cấu hình lại được da trên NoC vi gi thiết kiến trúc lp
truyn thông là c định và ch cu hình li lp tính toán (các PE) của NoC để thích nghi
vi s chuyn đi t ng dụng này đến ng dng khác lên nn tng phn cng hoc s
thay đổi mc chất lượng ca các ng dng. Ngoài ra, luận án cũng chỉ tp trung vào
nghiên cu mô hình ng dụng dưới dạng đồ th tác v.
Phương pháp nghiên cu
Đầu tiên, phương pháp điu tra phân tích da trên sách, tp chí và các ngun tài liu khác t
Internet s được s dụng. Các ưu điểm hn chế ca các vấn đề nghiên cứu liên quan đến lun án
s được ch ra. T đó, tác giả s đề xut mt s mô hình và thut toán cho vấn đề nghiên cu.
Cuối cùng, tính chính xác đúng đn ca các hình thuật toán đã đề xut s được kim
chng và phân tích bng mô phng phn mm và thc nghim trên các thiết b thc tế.
3. Cu trúc ca lun án
Cu trúc ca lun án bao gm ba chương: Chương 1 trình y lý thuyết liên quan đến các ni
dung nghiên cu ca lun án. Chương 2 phát trin nn tng phn cng cu hình lại được cho NoC.
Chương 3 trin khai các ng dng có th điều chnh mc chất lượng vào nn tng cu hình lại được
da trên NoC ti thi gian chy.
CHƢƠNG 1
CƠ SỞ LÝ THUYT
1.1. Lý thuyết v mng trên chip
Vi s phát trin không ngng ca công ngh bán dn công ngh nano, s ng các ng
dụng được ch hợp lên chip ngày càng tăng. Kiến trúc Bus kết nối điểm-điểm truyn thng
không còn đáp ứng được yêu cu này chúng mt s hn chế trong kh năng mở rng, kh
năng sử dng li các IP, đồng b, v.v. [35, 55]. Kiến trúc NoC đã được đề xuất và xem như một gii
pháp thay thế cho kiến trúc Bus kết nối điểm-điểm. Kiến trúc NoC cung cp một sở h tng
truyn thông có hiệu năng cao, thích hp cho vic tích hp mt s ng ln các lõi IP lên mt SoC
[9, 50]. Do vậy, NoC được đề xuất như một gii pháp cho truyn thông gia các IP trong thiết kế
các SoC phc tạp. Ý tưởng xây dng NoC bt ngun t hình mạng máy tính đã được phát trin
trong lch s ca h thng máy tính. Hình 1.1 mô t một NoC điển hình dạng lưới hai chiu 3x3.
Tiếp theo, các thut ng thường được s dng trong NoC s được trình bày.
Tài nguyên (Resource) hay lõi IP (IP core) hoc PE (Processing Element): các khi logic
thc hin x d liu trong mng. Khi logic này th mt lõi vi x lý, mt b biến đổi FFT
(Fast Fourier Transform), mt lõi x lý DSP (Digital Signal Processor), v.v.
B giao tiếp mng (NI: Network Interface): Là khi logic làm nhim v kết ni tài nguyên vào
mng ti các v trí giao din d liu vào ra ca b định tuyến. Do s khác bit v kích thước d liu,
giao din tín hiệu điều khin ca các tài nguyên vi mng, b giao tiếp mng th thay đổi y
theo tài nguyên được kết ni vi mng.
B định tuyến (Router): khi logic thc hin chức năng định tuyến, điều khin lung cho
dòng d liu trong mạng. Đóng vai trò ht nhân trong NoC vi mi hình NoC khác nhau, b