intTypePromotion=1
ADSENSE

Tài liệu Bài tập điện tử số

Chia sẻ: Táo Hââm | Ngày: | Loại File: DOCX | Số trang:10

186
lượt xem
31
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài tập điện tử số sẽ là nguồn kiến thức bổ ích cho các bạn đang ôn thi cũng như đang học học phần này. Tài liệu gồm các câu hỏi bài tập liên quan đến điện tử số. Mời các bạn cùng tham khảo tài liệu.

Chủ đề:
Lưu

Nội dung Text: Tài liệu Bài tập điện tử số

  1. BÀI TẬP PHẦN 1 1. Cho bảng trạng thái sau: C B A F1 F2 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 a) Viết biểu thức hàm F1 và F2 dưới dạng tổng chuẩn và tích chuẩn. b) Rút gọn F1 và F2 theo dạng SOP c) Rút gọn F1 và F2 theo dạng POS 2. Cho bảng trạng thái sau C B A F1 F2 0 0 0 1 1 0 0 1 0 x 0 1 0 x 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 x 1 1 0 x x 1 1 1 0 0 a) Viết biểu thức hàm F1 và F2 dưới dạng tổng chuẩn và tích chuẩn. b) Rút gọn F1 và F2 theo dạng SOP c) Rút gọn F1 và F2 theo dạng POS 3. Cho các hàm sau F1(A,B,C,D)= F2(A,B,C,D)=(B+C+) Hãy lập bảng trạng thái của  F1 và F2 4. Chứng minh các biểu thức sau bằng đại số Boole a) b) c) d) e) f) g) = h) i) AB+BC+CA=(A+B)(B+C)(C+A) 1
  2. j) k) l) m) Cho AB=0 và A+B=1, chứng minh đẳng thức  5. Cho hàm F(A,B,C) có sơ đồ logic như hình vẽ. Xác định biểu thức của hàm  F(A,B,C). Chứng minh F có thể thực hiện chỉ bằng một cổng logic duy nhất. 6. Cho 3 hàm F(A,B,C), G(A,B,C) va H(A,B,C) có quan hệ logic với nhau: , với  hàm F(A,B,C)=Π (0,2,5) và G(A,B,C)=Σ(0,1,5,7). Hãy xác định dạng Σ hoặc  dạng Π của hàm H(A,B,C). 7. Cho các hàm sau a. Hãy biểu diễn các hàm trên bìa Karnaugh b. Viết biểu thức của các hàm dưới dạng tích các tổng (POS) c. Rút gọn và vẽ mạch thực hiện dùng toàn cổng NAND 8. Đơn giản các biểu thức sau bằng phương pháp đại số 9. Cho hàm  Tìm biểu thức rút gọn của f theo dạng SOP và POS. Vẽ sơ đồ logic cài đặt  cho hàm f dạng rút gọn POS ở trên chỉ dùng các cổng NOR 2 ngõ vào. 10.  Dùng bảng Karnaugh  rút gọn các hàm sau (A=MSB) a) F(A,B,C,D)=∑(0,2,8,9,10,11) b) F(A,B,C,D)=∑(0,2,4,5,6,7,8,10,11,12) c) F(A,B,C,D)=∑(6,7,14,15)+d(1,3,4,5,8,9) d) F(A,B,C,D)=∑(1,3,4,7,11,13)+d(5,8,9,10,15) e) F(A,B,C,D,E)=∑(2,7,9,11,12,13,15,18,22,24,25,27,28,29,31) f) F(A,B,C,D,E)=∑(0,2,8,10,13,15,16,18,24,25,26,29,31)+d(7,9,14,30) 11.  Thực hiện hàm   chỉ dùng cổng NAND 12. Thực hiện hàm  chỉ dùng cổng NOR 2
  3. 13. Cho các hàm sau: a. Rút gọn hàm F và thực hiện F dùng cấu trúc cổng AND­OR b. Rút gọn hàm G và thực hiện G dùng cấu trúc cổng OR­AND c. Thực hiện F dùng cấu trúc toàn NAND 14.  Sử dụng mạch 74LS138 (có thể dùng thêm cổng logic) để thực hiện  hàm: a. 15.  Sử dụng Mux 8 1 thực hiện hàm:  16. Thực hiện các hàm sau bằng IC 74138 và các cổng cần thiết a. b. c. d. PHẦN 2 1. Thiết kế một hệ thống có 3 ngõ vào và 1 ngõ ra, ngõ ra ở trạng thái “1” chỉ  khi có số lẻ ngõ vào ở trạng thái “1). 2. Thiết kế một hệ thống có 4 ngõ vào A,B,C,D và một ngõ ra F, ngõ ra ở trạng   thái “1” chỉ khi A=B=1 hoặc C=D=1. 3. Thiết kế một mạch tổ hợp có 3 ngõ vào X,Y,Z và 3 ngõ ra a, b, c. Khi giá trị  thập phân của ngõ vào bằng 0,1,2,3 thì giá trị  thập phân ngõ ra lớn hơn giá trị  ngõ vào 1 đơn vị. Khi giá trị  thập phân của ngõ vào là 4,5,6,7 thì giá trị  thập  phân của ngõ ra nhỏ hơn giá trị ngõ vào 1 đơn vị. 4. Thiết kế  mạch tổ  hợp nhận 1 số  vào là số  nhị  phân 4 bit: DCBA (D là bit   MSB) và một ngõ ra F. Ngõ ra F=1 khi số thập phân tương ứng với DCBA chia   hết cho 4 hoặc 5 hoặc 6 hoặc 7.  a. Tìm biểu thức logic rút gọn cho F. b. Thiết kế mạch (chỉ sử dụng các cổng NAND). 5. Một mạch tổ hợp có 5 ngõ vào A,B,C,D,E và một ngõ ra Y. Ngõ vào làm một  từ mã thuộc bộ mã như sau: E D C B A 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 0 3
  4. 1 1 1 1 1 a. Thiết kế mạch tổ hợp dùng cổng AND­OR sao cho Y=1 khi ngõ vào là một từ mã đúng  và Y=0 khi ngõ vào là một từ mã sai. b. Thực hiện lại câu a chỉ dùng toàn cổng NAND. 6. Thực hiện mạch cộng toàn phần (FA) trên cơ  sở  mạch chọn kênh  (Mux 4 1) 7. Cho F là một hàm 4 biến A,B,C,D. Hàm F=1 nếu trị  phập phân tương  ứng   với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0. a. Thực hiện hàm F bằng mạch chọn kênh (Mux 16 1) b. Thực hiện hàm F bằng mạch chọn kênh (Mux 8 1) và các cổng (nếu  cần) c. Thực hiện hàm F bằng mạch chọn kênh (Mux 4 1) và các cổng (nếu  cần) 8. Thiết kế mạch cộng toàn phần (FA) bằng a. Mạch giải mã 74LS138 b. MUX 8 sang 1 9. Cho các hàm sau: a. Thiết kế mạch băng 74LS138 và một số cổng. b. Thiết kế bằng MUX 4 sang 1 10. Cho hàm . Thiết kế mạch bằng Mux 8 sang 1 11. Thiết kế mạch chuyển mã Gray 4bit sang mã nhị phân a. Sử dụng các cổng logic b. Mạch giải mã 4 sang 16 12. Sử  dụng các cổng logic thiết kế  mạch so sánh hai số  nhị  phân 4 bit   X=x3x2x1x0  và Y=y3y2y1y0  với chức năng sau: Ngõ ra F=1 khi X=Y và F=0 khi  X≠Y 13. Không dùng bộ cộng, hãy thiết kế mạch tổ hợp tính R trong phép tính  sau:      R = X + k.  Trong đó X là số nhị phân 3 bít và k = 1101B PHẦN 3: Câu 1. Cho sơ đồ mạch như hình vẽ: 4
  5.   Hãy lập giản đồ thời gian  tại các đầu ra Q3, Q2, Q1  và cho biết chức năng  của mạch (giả thiết trước khi hoạt động các đầu ra Q3, Q2, Q1 bị xóa về 0). Câu 2.  Cho sơ đồ mạch như hình vẽ Hãy lập giản đồ thời gian tại các đầu ra Q3, Q2, Q1  và cho biết chức năng  của mạch (giả thiết trước khi hoạt động các đầu ra Q3, Q2, Q1 bị xóa về 0).   Câu 3. Cho sơ đồ mạch như hình vẽ: 5
  6. Hãy lập giản đồ thời gian tại các đầu ra Q3, Q2, Q1  và cho biết chức năng  của mạch (giả thiết trước khi hoạt động các đầu ra Q3, Q2, Q1 bị xóa về 0). Câu 4.  Sử dụng JK­FF, thiết kế mạch dãy thực hiện bảng chức năng sau: Trạng thái  Đáp ứng ra (Z)                     tiếp theo x Trạng thái x=0 x=1 x=0 x=1    hiện tại A D B 1 0 B F C 1 1 C D F 1 0 D C E 1 0 E C D 1 1 F D D 1 1 G D C 1 1 Câu 5.  Sử dụng JK­FF,  thiết kế mạch dãy thực hiện bảng chức năng sau: Trạng thái  Đáp ứng ra (Z)                     tiếp theo x Trạng thái x=0 x=1 x=0 x=1    hiện tại A C E 0 1 B F C 1 1 6
  7. C A F 0 1 D D B 0 1 E C A 1 1 F A A 1 1 G A C 1 1 Câu 6.  Sử dụng JK­FF, thiết kế mạch dãy thực hiện bảng chức năng sau: Trạng thái  Đáp ứng ra (Z)                     tiếp theo x Trạng thái x=0 x=1 x=0 x=1    hiện tại A C B 1 0 B D A 1 0 C A E 1 1 D B E 1 1 E G A 1 1 F G B 1 1 G A B 0 0 Câu 7. Phân tích mạch dãy có sơ đồ được biểu diễn trên hình vẽ sau: 7
  8.   Câu 8. Phân tích mạch dãy có sơ đồ được biểu diễn trên hình vẽ sau: Câu 9. Phân tích mạch dãy có sơ đồ được biểu diễn trên hình vẽ sau: Câu 10. Thiết kế một mạch dãy đồng bộ có một đầu vào X và một đầu ra Z hoạt động  theo yêu cầu: ­ Tín hiệu vào là 0 hoặc 1 xuất hiện ngẫu nhiên, liên tục. ­ Z =1 khi gặp dãy số vào là 011 hoặc 101. ­ Z=0 trong mọi trường hợp khác ­ Dùng JK­FF để thực hiện Câu 11. Thiết kế một mạch dãy đồng bộ có một đầu vào X và một đầu ra Z hoạt động  theo yêu cầu: ­ Tín hiệu vào là 0 hoặc 1 xuất hiện ngẫu nhiên, liên tục. 8
  9. ­ Z =1 khi gặp dãy số vào là 011 hoặc 110. ­ Z=0 trong mọi trường hợp khác ­ Dùng JK­FF để thực hiện Câu 12. Thiết kế một mạch dãy đồng bộ có một đầu vào X và một đầu ra Z hoạt động  theo yêu cầu: ­ Tín hiệu vào là 0 hoặc 1 xuất hiện ngẫu nhiên, liên tục. ­ Z =1 khi gặp dãy số vào là 010 hoặc 100. ­ Z=0 trong mọi trường hợp khác ­ Dùng JK­FF để thực hiện Câu 13. Phân tích các mạch dãy sau: 9
  10. 10
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2