Transport and Communications Science Journal, Vol 76, Issue 02 (02/2025), 187-197
187
Transport and Communications Science Journal
DESIGN OF A LOW-POWER, HIGH-NOISE REJECTION OP-AMP
USING GPDK045 TECHNOLOGY
Tran Quoc Thinh, Duong Anh Tu, Pham Thanh Huyen*
University of Transport and Communications, No 3 Cau Giay Street, Hanoi, Vietnam
ARTICLE INFO
TYPE: Research Article
Received: 01/01/2025
Revised: 22/01/2025
Accepted: 10/02/2025
Published online: 15/02/2025
https://doi.org/10.47869/tcsj.76.2.6
* Corresponding author
Email: huyenktdt@utc.edu.vn
Abstract. The design of low-power amplification integrated circuits (ICs) is significant
research in electronic engineering, particularly for wearable devices, data acquisition systems,
and continuous energy harvesting applications. In the IC design process, a set of files used in
the semiconductor industry to model the fabrication process and support IC design tools is
known as the process design kit (PDK). It can be said that PDKs play a crucial role in the
design process; recently, PDKs have been developed by many companies and have evolved
from dimensions of several hundred nanometers to just a few nanometers. Among these,
gpdk045 is widely used in both academic and industrial research. Therefore, we utilize this 45
nm technology to design a low-power, high-noise rejection operational amplifier. Simulation
results indicate that the total power consumption of the circuit is 0.84 mW, with a common-
mode rejection ratio (CMRR) of 56.4 dB and a power supply rejection ratio (PSRR) of 126.4
dB at low frequencies below 1 kHz. These results suggest that the proposed Op-amp can be
used to create active sensors for energy harvesting from footsteps or heart rate monitoring.
Keywords: Integrated circuit design, Op-amp, gpdk045, low-power IC.
@ 2025 University of Transport and Communications
Tp chí Khoa hc Giao thông vn ti, Tp 76, S 02 (02/2025), 187-197
188
Tp chí Khoa hc Giao thông vn ti
THIẾT KẾ IC KHUẾCH ĐẠI THUẬT TOÁN CÔNG SUẤT THẤP,
ĐỘ ỔN ĐỊNH NHIỄU CAO SỬ DỤNG CÔNG NGHỆ GPDK045
Trần Quốc Thịnh, Dương Anh Tú, Phạm Thanh Huyền*
Trường Đại học Giao thông vận tải, Số 3 Cầu Giấy, Hà Nội, Việt Nam
THÔNG TIN BÀI BÁO
CHUYÊN MC: Công trình khoa hc
Ngày nhn bài: 01/01/2025
Ngày nhn bài sa: 22/01/2025
Ngày chp nhận đăng: 10/02/2025
Ngày xut bn Online: 15/02/2025
https://doi.org/10.47869/tcsj.76.2.6
* Tác gi liên h
Email: huyenktdt@utc.edu.vn
Tóm tt. Thiết kế mch tích hp (IC) khuếch đi công sut thp một hướng nghiên cu
quan trng trong k thuật đin tử, đặc bit là cho các thiết b đeo, hệ thng thu thp d liu
các ng dng thu thập năng lượng liên tc. Trong quá trình thiết kế vi mch, mt tp hp các
tệp được s dng trong ngành công nghip bán dẫn để hình hóa quy trình chế to, h tr
các công c thiết kế IC, được gi b công c thiết kế quy trình (PDK). th nói, PDK
đóng vai trò quan trọng bc nht trong quá trình thiết kế; ti nay, PDK được phát trin bi
nhiu công ty ci tiến t kích thước vài trăm nanomet đến vài nanomet. Trong s đó,
gpdk045 được s dng rng rãi trong các nghiên cu hc thut và công nghip. Chính vy,
chúng tôi s dng công ngh 45 nm này để thiết kế vi mch khuếch đại thut toán công sut
thấp, độ ổn định nhiu cao. Kết qu phng cho thy công sut tiêu th toàn mch 0,84
mW, h s nén đồng pha CMRR đạt 56,4 dB h s loi tr nhiu nguồn PSRR đạt 126,4
dB tn s thấp dưới 1 kHz. Nhng kết qu này cho thy Op-amp được đề xut trong nghiên
cu này th được s dụng để to ra các cm biến tích cc cho vic thu thập năng lượng t
bước chân hoặc đo nhịp tim.
T khóa: thiết kế vi mch, Op-amp, gpdk045, IC công sut thp.
@ 2025 Trường Đại hc Giao thông vn ti
1. ĐẶT VẤN ĐỀ
Thế giới đang nhanh chóng hướng ti thời đại k thut s hoàn chnh vi s gia tăng số
ng thiết b thông minh công ngh tiên tiến như Internet kết ni vn vt IoT (Internet of
things). IoT là s kết ni ca hàng triu các thiết b độc lp vi nhau thông qua mng Internet.
Transport and Communications Science Journal, Vol 76, Issue 02 (02/2025), 187-197
189
Các thiết b này thu thp d liu v các thông s quá trình vật lý, sau đó đưa dữ liu ti
máy ch. Th trường thiết b IoT thc s bùng n khi các ng dng của chúng gia tăng mnh
m trên tt c các nh vực như sở h tng, tiện ích gia đình, y tế nhân Mt trong
nhng vấn đề rt quan trng trong h thng IoT chính vic cn được cp ngun chất lượng
tt, ổn định hiu sut cao [1,2]. Trong khi đó, các thiết b k thut s hiện đại như đin
thoại thông minh, bóng đèn thông minh, b điều nhit thông minh, cm biến thông minh
cũng có những thay đổi đáng kể trong vài năm qua. Tuy nhiên, hầu hết các thiết b thông minh
đều cn ngun mt chiu DC (Direct Current) điện áp thấp để hoạt động nhm đảm bo mc
tiêu th năng lượng thấp trong kích thước nh gn. Chính vy, mch tích hp IC
(Integrated Circuit) công sut thp mt phn quan trng ca thiết b điện t hiện đại
cho phép tui th pin dài hơn do mức tiêu th năng lượng thấp hơn. Điều này có nghĩa nhu
cu s dng các thiết b chy bng pin ngày càng tăng khiến các nhà thiết kế chip cn s dng
các k thuật khác nhau đ gim mc tiêu th năng lượng của IC. Đó th gim mc
tiêu th năng lượng tĩnh và động ca IC; hoc ch cp ngun cho các linh kin liên quan thay
vì cp ngun toàn mch [3-6].
khía cnh khác, b khuếch đại thut toán Op-amp (Operational Amplifier) là mch tích
hợp đa năng được s dng rng rãi trong nhiu ng dng khác nhau, bao gm khuếch đại tín
hiu nh, lc tn s, to dao động, các phép toán s hc, chuyển đổi tương tự-s; chuyn
đổi s-tương tự. Những năm gần đây, các kiến trúc Op-Amp mới đã xuất hin [7-10] nhm
nâng cao chức năng của chúng cho các lĩnh vực c th. Một lĩnh vực như vậy là thu thập năng
ng, lúc này Op-Amp đóng vai trò quan trọng khi xây dựng bản. Trong các mch
điện t thu thập năng lượng bước chân, Op-Amp cn phải đáp ứng các đặc điểm riêng bit ca
tín hiu đầu vào tín hiu sau b chuyển đổi (thường cm biến áp điện [1,2,10]) cc
tính thay đổi dương/âm liên tục; tn s biên đ biến đổi; tín hiệu chính ý nghĩa không
ni tri so vi tín hiu nhiu nn [2,11]. Chính vy, trong ng dng này Op-Amp được yêu
cầu đ khuếch đi cao (vì các tín hiu đầu vào vn rt yếu), kh năng chống nhiu cao
đảm bo thu nhn tín hiu chính xác và x lý tiếp theo), và tiêu th năng lượng thp. Op-Amp
đặc tính này cũng th được s dng rng rãi trong các nn tng khác như lĩnh vc y tế
vi máy theo dõi nhịp tim (ECG), nơi Op-Amp thường được s dụng đ thu nhn tín hiu
ECG do tim tạo ra để cho phép giám sát chẩn đoán chính xác tình trạng hoạt động ca tim.
Tóm li, nhng nghiên cu v Op-Amp nhằm thúc đy s đổi mi linh hot trong thiết kế
chế to mạch đin t cho các thiết b yêu cu công sut thấp như thu thập năng lượng và chăm
sóc sc khe là rt cn thiết.
Bên cạnh đó, việc thiết kế vi mch luôn cần đến các công c mô phỏng để gim thiu thi
gian thiết kế và d kiến được kết qu nhm tiến ti thiết kế được mch theo yêu cầu đặt trước.
Hin ti có rt nhiu các phn mm cho phép thiết kế, phng mch tích hp; tuy nhiên, có
ba b phn mm mnh nhất được gii hc thut công nghip ưu dùng Cadence [12],
Synopsys [13] Siemens [14]. Trong đó, Synopsys b công c mnh cho phn vi mch
số; Siemens (trước đây Mentor Graphics) chi phí bn quyn thấp hơn, ng dng trí tu
nhân to nhiều hơn thường được dùng cho mch quy nh, còn Cadence b công c đầy
đủ cho phn vi mạch tương t hn hp với các công đoạn t tạo đ mch, phng,
layout đến tối ưu hoá quan trng nht nhận được s tin cy hoàn toàn khi gửi đi sản
xut. do đó, chúng tôi la chn s dng Cadence Virtuoso, b công c chuyên dành cho
thiết kế vi mạch tương tự trong nghiên cu này.
Trong phn tiếp theo chúng tôi trình bày kết qu nghiên cu thiết kế mch khuếch đại
thut toán công sut thp, độ ổn định nhiu cao s dng gpdk045, mt b công c quy trình
Tp chí Khoa hc Giao thông vn ti, Tp 76, S 02 (02/2025), 187-197
190
thiết kế PDK (Process Design Kit) miễn phí cho người dùng do Cadence Design Systems phát
trin [12], ng dng cho vic thu thập năng lượng bước chân.
2. THIẾT KẾ VI MẠCH KHUẾCH ĐẠI THUẬT TOÁN CÔNG SUẤT THẤP
2.1. Sơ đồ mạch
B Op-amp mt trong nhng mạch sở linh hot quan trng bc nht trong thiết
kế mạch tương tự. Các b khuếch đại này có h s khuếch đại ln và s dng hi tiếp âm giúp
hàm truyn vòng kín hầu như không phụ thuc vào h s khuếch đại vòng h. Các Op-amp
thường được cu trúc nhiu tng khi cần độ khuếch đại cao hơn. Tuy nhiên, vi yêu cu công
sut thp cho các thiết b IoT hay thiết b đeo trong y tế thì Op-amp được s dng ph biến
nht Op-amp hai tng. Mt phn lớn độ khuếch đại tng th được cung cp bi tầng đầu
vào vi sai, giúp ci thin hiu sut nhiễu độ lch. Các mch phân cc đảm bo thiết lp
điểm hoạt động thích hp cho mi transistor trong trạng thái tĩnh của nó, c thtrong mch
này tt c các transistor đều hoạt động trong vùng bão hòa. Thêm na, đ đạt được hiu sut
vòng kín ổn định cần thêm điện dung Miler bng cách thêm t [3,15].
Hình 1 th hin cu trúc ca Op-amp chúng tôi thc hin trong nghiên cu này. Cu
trúc này bao gm hai tng vi tầng đầu NM0, NM1, PM0, PM1 to thành mch khuếch đại
vi sai, cp NM2 NM3 to thành mạch gương dòng để xác định dòng tĩnh cân bằng cho
mạch vi sai. Đầu ra là tng khuếch đại đệm gm PM2 và NM4. T điện C2 làm nhim v hi
tiếp t đầu ra Vout để bù điện dung Miller.
Hình 1. Sơ đồ mch Op-amp hai tng thông dng.
Transport and Communications Science Journal, Vol 76, Issue 02 (02/2025), 187-197
191
2.2. Lựa chọn công cụ thiết kế và công nghệ
Vic thiết kế phng vi mch tích hp tương tự hiện nay thường đưc tr giúp bi
Cadence Virtuoso như đã phân tích ở trên vì là b công c chuyên nghip bn quyn dùng cho
công nghip với độ chính xác rt cao và thông s có th đánh giá đa dng. Tuy nhiên, cũng có
th dùng Ltspice [16] hay Qspice [17] là các phn mm mã ngun m min phí rt d s dng
nhưng tính tương đồng vi quá trình sn xut còn hn chế. Trong nghiên cu này, chúng tôi
thc hin thiết kế sơ bộ và mô phỏng cơ bản trên Qspice để tiết kim thi gian. Sau khi có kết
qu như mong đi chúng tôi thc hin phng chi tiết bng Cadence Virtuoso để đảm bo
độ tin cy.
Gii pháp gim thiu công sut của chúng tôi đ xut trong nghiên cu này s dng
transistor kích thưc nh trên nn tng công ngh 45 nm gpdk045. Hơn nữa, để tăng độ
chính xác cho các tính toán thiết kế thuyết cn thông s vt của thư viện s dng,
chúng tôi đã khảo sát tng loi transistor mt cách chi tiết. Hình 2(a) mt d v đồ
mch khảo sát đồng thi hai loi transistor pmos1v pmos2v. Khi y chúng tôi i đặt
chế độ phân tích như hình 2(b) trích xuất được nhng thông s quan trng s dng trong
tính toán thuyết như điện áp ngưỡng, độ h dn hay độ linh động, điện dung gia các cc
như minh họa trong hình 2(c).
(a)
(b)
(c)
Hình 2. Mt sơ đồ mch kho sát thông s cho pmos1v và pmos2v (a); bng khai báo biến, chế độ
phỏng và các đầu ra (b) và bng s liu xut ra (c). Giá tr trong hình là d liu trích xut t phn
mềm, để đảm bo tính chân thc ca d liu, chúng tôi không sa ni dung này theo kiu tiếng Vit.
Bên cnh việc xác định các thông s ti các giá tr biến cài đt, Cadence Virtuoso còn
các chế độ phng vi nhiu các tham s chạy khác như một ví d trong hình 3(a) đánh
giá kết qu tính toán với các điều kin ngu nhiên khác nhau ca quá trình sn xut thông qua
chế độ phỏng MonteCarlo như dụ trong hình 3(b). Các kết qu phng trong hình 3
căn cứ để la chn giá tr tối ưu hay đánh giá kết qu đạt được tha mãn yêu cu hay
không.
Sau khi các bng thông s trích xut t phn mm phng, chúng tôi la chn loi
transistor nmos2v và pmos2v cho thiết kế 1; nmos1v và pmos1v cho thiết kế 2. Gii hn chiu
dài, chiu rng kênh dn ca loi mos2v lần lượt t 150 nm đến 10 µm 320 nm đến 10
µm, điện áp ngun cp ln nht 1,8 V; vi loi mos1v thì các giá tr ơng ng 45 nm
đến 10 µm 120 nm đến 10 µm, điện áp ngun ln nht 1,1 V [12]. do chn các loi
transistor này chúng kích thước nh, s dng nguồn điện áp thp quan trng nht