Flip- Flop, thanh ghi và bộ đếm
BCORN
D=(XYQ1’)’
J2=Q2+X
K2=Y’ Z=(Q2’+Q1)’
J1=WS0+S1.S0’
K1=W’ D=Y2’W+(S0+S2)W’
S0=Y1’Y2’ S1=Y1’Y2 S2=Y1Y2’ Z=S1
Thanh ghi dịch truy nhập song song
• n-bit một lúc, gọi là song
song. Nếu 1 bit một lần thì là nối tiếp
• Dữ liệu vào song song rồi
dịch nối tiếp gọi là Parallel-to- Serial conversion.
Parallel
• Ngược lại có Serial-to-
Bộ đếm thường dùng T-FF
• Bộ đếm tăng
2. Bộ đếm đồng bộ • Dùng chung xung clock • Đầu vào tiếp theo phụ thuộc vào trạng thái trước đó của FF trước
1. Bộ đếm không đồng bộ • Không dùng chung xung clock • Có tốc độ thấp
Mạch tuần tự
BCORN
Lập sơ đồ trạng thai:
• Bộ đếm tăng giảm 2-bit với:
• Đếm tăng nếu U=1 và là 0,1,2,3,0,1... • Đếm giảm nếu U=0 và là 0,3,2,1,0,3... • U là đầu điều khiển, đầu vào Reset về 0,
hai đầu ra Z_1, Z_0 và bộ đếm active theo sườn dương xung nhịp
Lập sơ đồ trạng thai:
• Bộ đếm tăng giảm 2-bit
với:
• Đếm tăng nếu U=1 và là 0,1,2,3,0,1... • Đếm giảm nếu U=0 và là 0,3,2,1,0,3... • U là đầu điều khiển, đầu vào Reset về 0, hai đầu ra Z_1, Z_0 và bộ đếm active theo sườn dương xung nhịp
Các bước làm một bài thiết kế mạch
Yêu cầu: Thiết kế mạch dùng D FF cho sơ đồ trạng thai đã vẽ bên trên
Yêu cầu: Thiết kế mạch dùng D FF cho sơ đồ trạng thái sau
Loại D FF
(Bảng trạng thai mã hóa)
Mạch
Mạch
Yêu cầu: Thiết kế mạch dùng D FF cho sơ đồ trạng thai đã vẽ bên trên
Mã hóa/ Gán • Nhị phân(gán lần lượt các trạng thái theo thứ tự tăng dần của
mã nhị phân) VD: 00 01 10 11
• Kiểu Gray: các vị trí cạnh nhau chỉ thay đổi 1 bit duy nhất.
VD: 00 01 11 10
• Kiểu One hot: thiết kế đơn giản nhưng tốn FF.
VD: 0001 0010 0100 1000
• Các phép gán cho trạng thái là lân cận nếu chúng
khác nhau duy nhất một biến 1. Các trạng thái có cùng trạng thái tiếp theo đối với
một đầu vào nên được gán lân cận nhau
2. Các trạng thái là trạng thái tiếp theo của cùng một
trạng thái nên được gán lân cận
3. Các trạng thái có cùng đầu ra ứng với đầu vào nào
đó nên được gán là lân cận nhau
Cách gán khác
NHỊ PHÂN
Loại D-FF
NHỊ PHÂN
Cách gán khác
Sơ đồ trạng thái Mealy
• Đầu ra không còn được kết hợp với trạng
thái cụ thể nữa mà kết hợp với dịch chuyển giữa các trạng thái
• Ví dụ cho trường hợp detect w=11
Mô hình Moore
Mô hình Mealy • Bảng trạng thái của Mealy model khác với Moore model chỉ ở chỗ đầu ra được view thế nào
Bảng trạng thái Mealy được gán
Bảng trạng thái Moore được gán
• Xây dựng sơ đồ trạng thái Mealy để nhận biết
chuỗi w=101
Ví dụ tối thiểu hóa
Kết quả
• Xem bảng trạng thái sau
• Partition ban đầu gồm tất cả các
trạng thái
P2=(ABD)(CEFG)
W=0 :
(ABD cùng Z=1 nhóm chung, CEFG nhôm chung)
(BDB) (FFEF)
=> P3=(ABD)(CEG) F
W=1 : (CFG) (ECDG) => F khác với các phần tử trong nhóm
=> B khác với các phần tử trong nhóm
(ECG)
W=0 : (BDB) (FFF)
=> P4=(AD)B(CEG) F
W=1 : (CFG)
Trạng thai đã tối ưu khi không còn tách được nữa. Vẽ lại bảng trạng thai gồm 4 trạng thai là A,B,C,F (thay các trạng thai D thanh A. E và G thanh F)
Bài tập
• Xét các trạng thái tương đương trong sơ đồ
trạng thái sau
Các bước làm dạng bài thiết kế mạch:
B1: Xác định yêu cầu thiết kế B2: Lập sơ đồ trạng thai B3: Vẽ bảng trạng thai B4: Tối ưu trạng thai B5: Mã hóa trạng thai B6: Lựa chọn FF(Nếu FF là loại D thì bỏ qua bước 7) B7: Bảng kích B8: lập bìa Karnaugh B9: Vẽ mạch
Dạng tìm sơ đồ trạng thai biết mạch vẽ
