MEMS và công nghệ vi cơ

MEMS và công ngh vi cệ

ơ

c , c m bi n, b kích ho t và các y u t ự ế ạ ợ ủ ộ ề ế ố ơ ả ệ ộ ế ạ ữ ệ ầ ệ ượ ợ c ch t o dùng quá ế ạ ữ ế ạ ầ ợ ặ ằ ư c ch t o dùng công ngh m ch tích h p (IC) nh : ệ ạ ơ ượ ầ t b c và c đi n. MEMS là s tích h p c a các y u t ế ố đi n chung trên m t n n Si b ng công ngh vi ch t o. Trong khi nh ng thành ph n có thu c tính đi n đ ộ CMOS, bipolar, BICMOS, thì nh ng thành ph n vi c đ trình vi c phù h p đó là kh c đi có ch n l a nh ng ph n wafer Si ho c thêm vào ắ ọ ự nh ng l p có c u trúc m i đ t o nên các thi ớ ể ạ ữ ế ị ơ ơ ớ ơ ệ ữ ấ

ằ ẩ ứ ẹ ế ố ơ ả vi đi n ệ ệ ệ ạ ạ ộ ề ỉ ơ ằ ệ ệ ố ượ ơ ệ ệ ệ ố ứ ạ ể ơ ả ị ẩ ệ ả vi đi n t ự ệ ử ớ t và đi u khi n. Ngoài ra, MEMS còn m r ng kh năng thi ả ạ ứ t k và ng ế ế ế ố ề ế ở ộ ộ ả ể MEMS h a h n cách m ng hóa các lo i s n ph m b ng cách mang các y u t ạ ả l i v i nhau trên m t n n Si c b n theo công ngh vi c , b ng cách t o ra các h ạ ớ th ng trên chip hoàn ch nh (systems on a chip). Công ngh vi c (micromachining) và ơ ố c dùng đ t o ra các h th ng c đi n (micro- electromechical system - MEMS) đ ể ạ c u trúc, linh ki n và h th ng ph c t p theo đ n v đo micro. MEMS là m t công ộ ấ ngh có kh năng cho phép s phát tri n các s n ph m thômg minh, tăng kh năng tính ả toán c a các y u t v i các vi c m bi n và các b vi kích ho t có kh năng ả ủ nh n bi ế ậ d ng.ụ

vi đi n xem là "b não", và MEMS tăng ợ ự ế ố ộ ệ ố ả ư ế ắ ề t và đi u khi n theo môi tr ể , đi u này cho ợ

ế ệ ệ ố ậ ườ ng thông qua vi c đo đ c các y u t ệ ạ ườ ế ố . Sau đó, các yêu t đi n x lý thông tin t ố ệ ử t tác đ ng tr c ti p đ n b kích ho t và đáp ng l ạ ộ môi tr ng t ừ ộ ừ ả ạ ằ ế ự ế ọ ng t ộ ng thêm kh năng nh là "m t" và "tay" cho h th ng vi đi n t ệ ử ề ng. Các c m bi n t p h p các ả ế ậ t, c , quang, hóa, sinh, nhi ệ ơ c m bi n và thông các i b ng cách di chuy n, ể ế ị t b ợ ề ệ ượ ứ ng theo ý mu n. Do thi ố ườ nh dùng cho m ch tích h p, có ự ư ạ ỏ ớ c đ t trên m t chip Si nh v i ộ ấ ượ ặ ế ạ ậ ứ Trong m t h th ng, s tích h p các y u t c ườ phép vi h th ng nh n bi ệ ố thông tin t ừ các hi n t ệ ượ nh n bi ế ậ thay đ i v trí, dò tìm, l c, theo đó đi u khi n môi tr ổ ị ể c ch t o theo công ngh kh i t MEMS đ ố ươ ch c năng, đ tin c y và đ tinh vi ch a t ng th y đ ư ừ ộ ộ giá thành th pấ

Th tr ng MEMS ị ườ

ở ứ ề ố ệ ệ ị ườ ệ ế ạ ế ớ ố ở i đi n t ệ ử ố ượ ữ ng MEMS m ra khi các ng d ng IC truy n th ng k t thúc. ụ ế ươ ng t công ngh ch t o vi mô và công ngh MEMS có th cung c p m t ph ấ ộ ng ươ i v t lý t c chi ph i b i IC, v i th gi ế ớ ậ i v t lý, nh ng tín hi u quan tâm không có b n ch t đi n , c n các ệ ầ ấ ể ượ ử c x lý ể ớ ả ế ệ ệ ậ ự ậ ợ ế i (ví d đ u tiên chuy n tín hi u nhi ệ ệ ệ ệ Các ng d ng và th tr ụ ứ Đ c bi ặ s , đ ti n giao ti p v i th gi ế ệ ớ t . Trong th gi ế ớ ậ ệ ự máy bi n năng tín hi u v t lý sang tín hi u đi n (ví d c m bi n) có th đ ệ ế ụ ả IC cho phép. Ngoài ra, s liên k t các máy bi n năng trong m t b ng h th ng đi n t ộ ệ ử ệ ố ằ ế t sang tín hi u h th ng cũng có nhi u thu n l ệ ể ụ ầ ề ệ ố c sau đó, thành tín hi u quang , và cu i cùng thành m t tín hi u đi n). H n n a, có ệ ơ ơ ữ ộ ố th k t h p b c m bi n và b kích ho t t o ra vi h th ng hoàn ch nh. ệ ố ạ ạ ế ể ế ợ ộ ả ộ ỉ

ẩ ả ề ươ ng m i dùng công ngh MEMS ph i k đ n là vi ạ ủ ầ ả ể ế ệ ệ ẩ ự ế ả Các s n ph m thành công v th c m bi n. Vì v y, s thành công c a h u h t các s n ph m dùng công ngh MEMS là ế ậ ả do khai thác các tích ch t sau đây : ấ

i v t l : M t vài hi n t t h n và hi u qu h n khi ộ ệ ượ ậ ợ ề ỉ ệ ố ơ ệ ả ơ ị ng v t lý trình bày t ậ i thi u hoá sang đ n v đo micro. Ch t o kh i : V i các quy trình in quang ố ế ạ ớ ả ấ ố ơ ế ạ ấ ấ ơ ố ớ i giá tr l n, tuy nhiên giá ệ ị ớ ề ạ ạ ạ ợ Thu n l t ể ố (lithographic) và ch t o kh i (batch fabrication), chi phí s n xu t cho môt linh ki n ệ ợ MEMS theo kh i th p h n so v i chi phí s n xu t ra nhi u linh ki n MEMS. Tích h p ả m ch : S tích h p m ch theo công ngh MEMS mang l ệ thành và đ ph c t p có th b h n ch . ự ộ ứ ạ ể ị ạ ế

L ch s MEMS và công ngh vi c ử ệ ị ơ

ư ơ: Các quy trình l ng đ ng, kh c hay xác đ nh v t li u v i đ c tr ng ậ ệ ớ ặ ắ ọ ị i thi u đ + Công ngh vi c ệ t ể ượ ố ắ c đo theo đ n v micro ho c nh h n ỏ ơ ặ ơ ị

c s n xu t theo công ngh vi c ơ c c a chúng : M i thi ế ị ọ ớ ợ ượ ả ề ấ ố ệ ạ ớ ệ ướ ủ t b và h th ng đ ệ ố ẫ ệ c đo theo đ n v nano (nm) đ n centimet (cm) + Công ngh MEMS khác v i m ch tích h p hay v i linh ki n bán d n truy n th ng. Kích th đ ượ ế ơ ị

ị ộ ự ụ ủ ử ớ ị ể ủ ơ ự ữ ị ẫ ể ấ ủ ầ ể ủ ế ạ ể ể ệ ế ự ẫ ủ ậ ầ ế ư ễ ộ ế ổ ế ả ự ề ố ế ạ ố ượ ủ ự i đáy ". Trong đó, ông ta trình bày s l d ỗ ở ướ ơ ị ả ế ệ ộ ủ ệ ậ ẫ ự ệ ẫ ẩ ợ ộ ệ c s kh i đ u c a n n công nghi p IC. - Năm 1960. V i s phát ề ướ ự ở ầ ủ ề ệ ớ ự ng oxit bán d n kim lo i (metal – oxide – ể ể ủ ệ ứ ườ ẫ ạ

ạ ươ c c thu nh . - Năm 1964. ệ ỏ ữ ệ ả ạ c trình bày trong hình ượ ả ấ ở ượ ộ i, linh ki n MEMS ch t o kh i đ u tiên. S chuy n đ ng tĩnh đi n c a thanh c s n xu t b i Nathenson đ ộ ự ố ầ ệ ủ L ch s MEMS, cùng v i đ nh nghĩa c a nó ph thu c vào s phát tri n c a các quy trình vi c . - Năm 1500. Các quy trình in quang đ u tiên đ xác đ nh và kh c đ c tính ắ ặ i mm. - Trong nh ng năm1940. S phát tri n c a ch t bán d n tinh khi t (Ge và d ế ướ c s kh i đ u n n công Si). - Năm 1947. S phát minh c a transistor ti p xúc, báo tr ướ ự ở ầ ề t c i nghi p m ch bán d n. - Năm 1949. Kh năng phát tri n Si đ n tinh th tinh khi ế ả ơ ả ti n cách trình bày c a transistor bán d n, tuy nhiên chi phí cao và đ tin c y ch a đ t ư ạ ẫ yêu c u. - Năm1959. Ti n sĩ Feynman đ a ra bài di n thuy t n i ti ng có t a đ "Có ng kho ng tr ng kh ng r t nhi u ch ổ ề ấ có s n theo đ n v đo micro. - Năm1960. S phát minh c a quy trình ch t o kh i l ố ẵ ồ ph ng (planar) c i ti n rõ r t đ tin c y và giá thành c a linh ki n bán d n. Ngoài ra, ẳ công ngh ph ng cho phép tích h p nhi u linh ki n bán d n lên m t m u Si. S phát ẳ tri n này báo tr tri n c a transistor hi u ng tr semiconductor field – effect transistor _ MOSFET), n n công nghi p IC đ t đ ề nh ng hi u qu liên ti p đ i v i các m ch ph c t p đ ế ứ ạ ượ ố ớ ng, đ Transistor c ng c ng h ổ ưở d ướ ế ạ ệ đ m đi n c c c ng b ng vàng thay đ i đ c tính đi n c a linh ki n. ệ ự ổ ệ ể ệ ủ ổ ặ ệ ằ

ề ứ ự ụ ế ợ ổ - Năm 1970. S phát tri n c a vi x lý, có nhi u ng d ng h p lý làm bi n đ i xã h i, ộ ề đáp ng t o nhu c u v công ngh IC cao h n. - Trong nh ng năm 1970 và 1980. N n ể ủ ề ử ệ ứ ữ ạ ầ ơ

ở ươ ượ ắ ầ ầ ấ ng m i MEMS đã đ ạ ệ ự ộ ề ậ ủ ớ ự ề ơ ể ủ ự ệ ự ể ệ ệ ụ ả ể c dùng đ s n xu t các m ch tích h p dùng công ngh ạ ể ả ượ ệ ể ợ th ề c b t đ u b i nhi u công ty s n xu t ra các ph n cho n n ả công nghi p t đ ng. - Năm 1982. Bài th o lu n c a Kurt Petersen v i t a đ "Si m t ộ ả v t li u c " trình bày s phát tri n c a nhi u linh ki n theo công ngh vi c và đ c ượ ề ậ ệ ơ t v nh ng kh năng mà công ngh MEMS mang xem là công c làm tăng s hi u bi ế ề ữ ơ ề l i. - Năm 1984. Howe và Muller thu c đ i h c California phát tri n quy trình vi c b ộ ạ ọ ạ m t Si đa tinh th và đ ấ ặ MEMS. Công ngh này là c b n cho các s n ph m MEMS. ả ơ ả ệ ẩ

UCB và MIT đã phát tri n đ c l p đ ng c đ u tiên ể ộ ệ ộ ậ ữ ể ệ ứ ở ề ớ ượ ề ố ượ ứ ụ ở ộ ấ ưở i UCB b i Pister m r ng quy trình x lý poly ơ ầ ự c đi u khi n b ng tĩnh đi n. - Trong nh ng năm 1990. S ạ ng l n linh ki n, công ngh và các ng d ng m r ng ph m ệ ế ụ ở ủ ệ ử ằ ệ ẫ c phát tri n t ể ạ ấ i thi u nh ng b - Năm 1989. Các nhà nghiên c u theo công ngh micro đ phát tri n m nh v s l ạ ể vi nh h ố ng c a MEMS và ngày nay v n đang ti p t c. - Năm 1991. Các m u n i ả dùng công ngh micro đ đ ượ đ ườ c gia công micro b m t sao cho c u trúc l n có th đ ng n n, cu i cùng gi c x lý đ c bi ệ ố ở ộ i ra kh i c t p h p l ỏ ể ượ ậ ợ ạ t c a MEMS ba chi u. ề ệ ủ ượ ề ặ ớ ớ ướ ử ữ ề ặ

ặ ề ượ ử ụ ế ạ ệ ể ả ư ế ự ậ ệ ệ ự ấ ừ ề ự ả ế ủ ấ c s d ng đ s n xu t M c dù nhi u công ngh và v t li u ch t o micro đ n n công nghi p IC, lĩnh v c MEMS cũng đ a đ n s phát MEMS xu t phát t tri n và s c i ti n c a các quy trình và v t li u ch t o micro khác mà truy n ề th ng không đ c s d ng b i n n công nghi p IC. ế ạ ậ ệ ệ ượ ử ụ ở ề ể ố

-B n in quang, oxit hoá nhi ề ệ ả ấ ấ t, khu ch ế ắ t, kh c ắ ướ ự ắ ơ Các quy trình và v t li u IC truy n th ng: ố ậ ệ tán ch t pha, c y ion, LPCVD (Low Pressure Chemical Vapor Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposition), s làm bay h i, kh c, kh c plasma, kh c ion ph n ng. -Si, SiO2, SiN, Al. ả ứ ắ

c s d ng trong MEMS: -Kh c ổ ượ ử ụ ắ ướ t ẳ ướ ậ ệ ơ ặ ạ ự ỏ ể ạ ệ ệ ằ ố ệ ộ ụ ụ ừ ệ ụ ỉ Ngoài ra, các quy trình và v t li u b sung đ ng c a Si đ n tinh th , kh c ion ph n ng sâu (DRIE – Deep Reactive không đ ng h ả ứ ắ ủ Ion Etching), in quang dùng tia X, m đi n, màng m ng LPCVD l c nh , m t n phim ỏ ố dày, khuôn xoay, khuôn đúc công ngh micro, n i k t micro kh i. -Phim h ng s áp ố ế ứ t đ cao (ví d SiC và s ), (ví d Ni, Fe, Co), v t li u nhi đi n (ví d PZT), phim t ụ ậ ệ nhôm, thép không g , platinum, vàng, mi ng th y tinh, plastic (ví d PVC và PDMS). Ví ủ ế d c u trúc vi c : ụ ấ ơ

ữ ơ ỹ ớ ấ ậ ệ ạ ọ V i nh ng v t li u và quy trình này, k thu t in quang là quy trình đ n quan tr ng ậ nh t cho phép t o ra ICs và MEMS có kích th ể cao.. Các b ướ t c a quy trình in quang đ c trình bày trong hình sau: c c n thi c vi mô đáng tin c y và trong th tích ậ ượ ướ ầ ế ủ

ằ ề ắ ầ ậ ệ ụ ộ ơ ng kính 4" đ n 8" , đ c s d ng, m c dù nhi u v t li u và hình h c khác đ ế ọ ấ ệ ọ ượ ử ụ ế ọ ậ ệ ủ ằ ộ ớ ả ặ ạ ồ ố ớ c s d ng đ t o khuôn bóng chi ti c t o m u chính xác, đ ộ ẫ ể ạ ế ế ằ ị c x lý b ng ch t hóa h c (hình c). c ngâm trong m t ch t hòa tan (thu c tráng phim) Quy trình b t đ u b ng vi c ch n v t li u n n và hình h c. Ví d m t Si đ n tinh th ể ượ c , đ ề ặ ườ s d ng r t thành công (hình a). Ti p theo, n n đ c ph b ng m t l p c n quang ề ượ ử ụ (hình b). M t m t n , g m có m t trung gian ph trong su t v i các vùng ch n sáng ộ ắ ụ ớ ả t cao trên l p c n đ ượ ử ụ ượ ạ quang. Các vùng b tia UV tr c ti p chi u vào đ ọ ấ ự ế Sau khi ph i sáng, m t n quang đ ặ ạ ượ ử ộ ượ ấ ơ ố

ọ ữ ạ ỏ ề ặ ơ

c dùng nh m t m t n cho b t đi ắ ọ ặ ạ ả c k t qu trên m t n n vi c (hình g, h). Các b c x lý : ữ ng) ho c nh ng mà v m t hóa h c lo i b đi nh ng vùng ph i sáng (quy trình d ặ ươ ặ ạ ả c s y khô, m t n c n vùng không ph i sáng (quy trình âm) (hình d). Sau khi wafer đ ượ ấ ơ quang có th đ c l ng đ ng ti p theo (ví d quy ụ ế ặ ạ ư ộ ể ượ trình ch t ph da) (hình e), hay kh c (hình f). Cu i cùng, m t n c n quang đ c l ấ ượ ộ ụ có ch n l c, thu đ ọ ọ ướ ắ ố ơ ướ ử ượ ế ộ ề ả

ể ươ ạ ớ ề ợ ử ụ ệ c t o khuôn l ậ ệ ượ ạ ở i v i nhau đ ch ậ ệ ỉ c trình bày trong hai ph n k ti p : vi c b ấ ượ ể ế các quy trình và v t li u riêng ơ ề ế ế ầ ng pháp s d ng đ tích h p nhi u v t li u đ Ph t o m t linh ki n MEMS hoàn ch nh thì r t quan tr ng ộ ọ ạ l ng pháp tích h p MEMS đ . Hai ph ẻ ợ m t và vi c kh i. ặ ươ ơ ố

Vi c b m t ơ ề ặ

ng pháp s n xu t MEMS b ng cách ươ ả ấ ằ ắ ể ọ ơ ạ ơ ề ặ ộ ộ ướ ử ỏ ả ẫ ấ ạ ỏ ớ ọ i, xem là l p đ m (sacrifical layer) th ầ ệ ườ ướ ớ ng là poly hay SiN. ườ ằ ọ ớ ơ ề ặ ượ ử ụ c s d ng ơ ề ặ ể ộ ng l n linh ki n MEMS khác nhau cho các ng d ng khác nhau. Phát bi u đ n gi n, vi c b m t là m t ph ộ c x l ng đ ng, t o m u và kh c m t chu i các màng m ng, dày 1- 100 mm. M t b ỗ ắ lý quan tr ng nh t yêu c u v i linh ki n MEMS đ ng là lo i b đi có ch n l c phim ọ ọ ộ ệ ấ n m d ng là SiO2, mà không có s xâm l n ự ằ m t phim n m bên trên, g i là l p khung (structural layer) th ộ Hình sau minh h a m t quy trình vi c b m t đi n hình. Vi c b m t đ ọ đ s n xu t m t l ộ ượ ể ả ụ ứ ệ ấ ớ

Vi C Kh i ố ơ

ớ ơ ề ặ ề ơ ẫ c t o m u ạ ể ượ ạ ọ ứ

ơ ố ượ ị ố ườ ả ặ ướ c c a Si đ n tinh th , nhi u hình d ng ba chi u ph c t p v i đ chính xác cao ơ ư ộ ề ng h p vi c b m t). L i d ng đ c tính kh c không đ ng h ẳ ợ ụ ớ ộ ạ ạ ộ ắ ứ ạ ể ề c hình thành. Vi c kh i khác v i vi c b m t trong đó v t li u n n, Si đ n tinh th , đ ậ ệ và đ ả c đ nh d ng đ hình thành m t thành ph n có ch c năng quan tr ng trong s n ể ầ ộ ư ph m cu i cùng (ví d n n Si không đ n gi n ho t đ ng nh m t n n th đ ng nh ụ ề ụ ộ ẩ trong tr ng d đoán ơ ề ặ ợ ự đ ề ượ ủ ơ nh rãnh V, kênh, via../ có th đ ể ượ ư

Minh h a quy trình vi c kh i ố ọ ơ

Kh c ion ph n ng sâu :(Deep Reactive Ion Etching-DRIE) ả ứ ắ

ể ữ ẫ ả ẳ ệ t ể ượ ử ụ ộ ậ ứ ự ữ ụ ắ ớ ự ị ủ ở ộ ể ọ ạ Quy trình kh c khô có th đ i ể ạ c s d ng đ kh c sâu vào wafer Si và v n đ l ắ ng tinh th . Kh năng đ c bi nh ng vách bên th ng đ ng và đ c l p v i s đ nh h ặ ướ này m r ng tính đa d ng và s h u d ng c a vi c kh i. Minh h a quy trình kh c ắ ố ơ khô

M t ví d v DRIE ụ ề ộ

Vi c kh i Si b ng DRIE ằ ơ ố

T o vi khuôn (HEXSIL) ạ

ợ ư ự ế ợ ủ ấ ớ ể ạ ể ượ ử ụ ắ ọ c s d ng đ t o ra c u trúc đ ượ ạ ớ ố ằ ắ ầ ọ ế ế ự ắ ệ ự ề ụ ế ượ ế c các rãnh r ng h n và do đó ướ ộ ỉ ấ ạ ổ ắ ỗ ớ ệ ệ ố i phóng và quy trình l p l ượ ấ ả ạ ượ ằ c t o khuôn vào n n, đ ượ ạ ớ ả c xem là l ng đ ng màng m ng và ch m t b S k t h p c a DRIE v i các quy trình l ng đ ng phù h p, nh poly LPCVD và SiO2, c t o vi khuôn. Quy trình b t đ u v i m t có th đ ộ ợ c kh c kh i trong n n Si b ng DRIE (hình a). K ti p, s l ng đ ng phù h p m u đ ắ ẫ ượ c th c hi n (ví d SiO2, polysilic không pha, polysilic pha và mi ng Ni) liên ti p đ c b i đ y tr (hình b, c). Chú ý r ng các rãnh h p s đ ơ ằ ẹ ẽ ượ ồ ầ ớ đ r ng có th đi u ch nh c u t o t ng quát c a v t li u trong m i rãnh. X lý v i ử ủ ậ ệ ể ề ộ ộ ượ ỏ c b đi c b ng kh c hay đánh bóng. Cu i cùng, l p đ m đ SiO2 đ m sau đó đ t đ i v i và c u trúc micro, đ ặ ạ ớ c gi ề n n tái sinh (hình d). V i quy trình này, c u trúc micro dày (kho ng 500 um) có th ể ấ ề đ ỉ ộ ướ ượ c kh c sâu. ắ ắ ọ ỏ

ể ủ ơ ượ ệ ị ủ ơ ố ằ ế ậ ấ ẽ c kh c không đ ng h ả ượ ữ ầ ọ ẳ Quy trình h y wafer là s k t h p nh ng u đi m c a công ngh vi c b m t ơ ề ặ ữ ư ự ế ợ c xác đ nh trong m t và vi c kh i. Trong quy trình này, m t c u trúc vi c đ ộ ộ ấ t l p c u trúc c . Đ t o ra các d ng wafer Si b ng pha Bo nh ng vùng s thi ạ ơ ể ạ ế ng và sau đó ti p hình h c "topo", Si ban đ u ph i đ ướ ắ theo các b c pha. ướ

ộ ượ ố ủ ể ạ ằ ượ ủ ấ t, thì wafer đ ấ c h y đi b ng ch t kh c EDP đ l ắ ấ ằ ơ ế ạ ừ ấ ớ ầ ớ ơ ủ ề ủ ụ ấ c n i trên wafer th y tinh Bo - Silicat. Sau M t khi qui trình Si hoàn t i đ ng sau c u trúc vi c pha Bo đó, wafer Si đ ơ ấ trên n n th y tinh. C u trúc vi c pha Bo ch t o theo công ngh này có th thay đ i ổ ể ệ ủ ề c ch 2 đ n 15 mm. u đi m chính c a quy trình này là c u trúc vi c đ b dày t ế ơ ượ ủ ế ề ơ ề ặ t o v i m t đ cao và có t s "aspect" cao h n khi so sánh v i các ph n vi c b m t. ậ ộ ạ Trong m t vài ng d ng, h ng s đi n môi c a n n th y tinh cao cung c p thêm các ứ ộ i. Mô t thu n l ả Ư ể ỉ ố ằ ố ệ quy trình h y wafer : ủ ậ ợ

Ch T o Công Ngh Vi C Không Si ế ạ ơ ệ

ự ể ả ế ầ S phát tri n c a MEMS góp ph n quan trong đ c i ti n k thu t ch t o vi c ỹ không Si. Hai k thu t đi n hình là LIGA và t o khuôn nh a t ơ ế ạ n n gia công vi c . ơ ậ ự ừ ề ể ủ ỹ ể ậ ạ

LIGA

vi ặ ạ t t ộ ừ ế ắ ế ộ ứ LIGA là m t quy trình k t h p m t n phim dày (th ế ợ

ụ ứ ẳ ạ ng cao (~ 1 GeV) mà có th t o m u m t n dày v i đ tin ể ạ ặ ế ứ ộ ứ ấ ầ c t ơ ặ ạ ứ ụ ụ ậ ệ ả ặ ạ ạ ấ ặ ạ ạ ằ ạ ệ ộ ng tia X cao, đi u này đòi h i chi phí cao và hi m. Quy ỏ ượ ế ủ ế ọ ỏ ồ t ti ng Đ c (lithography, plating và molding). Tuy nhiên, trong LIGA là m t t ớ ng dày h n 1 mm) v i th c t ườ ự ế m t in quang tia X năng l ớ ộ ẫ ượ ộ ỉ c y cao và cũng t o ra k t qu vách bên th ng đ ng. M c dù m t vài ng d ng ch ế ậ yêu c u các c u trúc m t n t o khuôn cao theo chi u đ ng, các ng d ng khác thu vi c s d ng c u trúc m t n dày nh m khuôn (ví d v t li u có th đ ể ượ c đ ư ạ ượ ừ ệ ử ụ t cao b ng m đi n). H n ch c a LIGA l ng đ ng nhanh chóng vào m t khuôn chi ti ế ắ là đòi h i m t ngu n năng l ề ộ trình LIGA :

SU-8

ng pháp LIGA r , v i cách trình bày g n nh t ộ ế ẻ ớ ươ c phát tri n. Ch t hòa tan có tên SU-8, có th đ ể ượ ấ ẫ ụ ư ươ ng ầ c phân tán ly tâm lên l p dày ớ c phép ph bi n và ổ ế ỏ ượ ể c t o m u v i các công c in quang thu nh đ ượ ạ ớ c vách bên th ng. G n đây, m t thay th cho ph ầ t , đ ự ượ (>500 mm), đ v n đ t đ ạ ượ ẫ ẳ

T o m u nh a b ng PDMS ự ằ ẫ ạ

ồ ấ ố ượ ổ c polyme hóa và sau đó đ ộ ấ ộ c đ tràn trên m t ượ c ượ t b nó ra kh i n n đ ụ ộ ỏ ề ượ ạ ằ ộ ỏ ề ắ ầ ồ ướ ữ ng h p v m t sinh h c và do đó có th đ c t o khuôn. u Ư ế c ch i micron trong m u, (3) ứ ể ượ ẫ ụ c s d ng trong ng d ng ợ i nh ng c u trúc d ấ ể ượ ử ụ ỗ ậ ệ bào và các v t li u ế PDMS (polydimethylsiloxane) là m t ch t đàn h i trong su t đ khuôn (ví d wafer v i khuôn có c u trúc SU-8 cao), đ ớ lo i b đi m t cách đ n gi n b ng cách l ạ ỏ ả ơ đi m c a quy trình này bao g m : (1) Nhi u ph n PDMS không đ t có th đ ủ ể m t khuôn đ n, (2) PDMS t o l t o t ạ ạ ơ ạ ừ ộ PDMS t ọ ế ặ ươ BioMEMS và (4) vì PDMS là trong su t , các chu i liên quan, các t khác có th đ ố xuyên qua nó. c mô t ể ượ ả

S Liên K t N n (Wafer Bonding) ế ề ự

Minh h a liên k t wafer Si ế ọ

Minh h a liên k t wafer Si ế ọ

ấ ể ệ ự ệ ấ ế ề ố ệ ố ớ ng t ạ ệ ử ả ấ ệ ụ ệ ớ ố ồ ủ ề ặ ộ ề ạ ố ề ế ấ ấ ượ ơ ủ ế ớ ế c b ng kh c ơ ướ ằ ắ ướ ớ ấ ấ ặ ể ượ ế ự ươ c gia công vi c tr ằ ắ ấ ắ h ng l n ph i đ ớ ẳ ộ ấ ố ặ ơ ứ ạ S liên k t n n là m t công ngh m u ch t cho vi c phát tri n các c u trúc 3D cho ộ ố các vi h th ng và t o ra các n i trong cho vi c đóng gói MEMS l p đ u tiên và các ạ ầ linh ki n vi đi n t . Kh năng t o ra l p n i đ ng nh t, ch t l t v i m t wafer ộ ố ớ Si ph thu c vào tính ch t bám dính c a b m t và đ c tính c c a quá trình x lý ử c liên k t v i nhau thông qua kh i.Các n n Si, th y tinh, kim lo i và poly có th đ ủ ng, liên k t eutectic và liên k t nhi u quy trình nh liên k t n u ch y, liên k t c c d ế ư ả t v i m t ộ bám dính. Ít nh t m t n n liên k t đ ế ượ ộ ề ng hay kh c khô b ng DRIE.. Liên k t n n đ ế ề ượ c ch t kh c ăn mòn Si không đ ng h ướ ả ượ c m t c u trúc theo mong mu n (Các l hoàn thành đ đ t đ c ỗ ổ ể ạ ượ hàn kín, m t h th ng kênh ph c t p kèm theo) ho c đ n gi n b sung h tr c c u ỗ ợ ơ ấ ổ ả ộ ệ ố và b o v . ệ ả

ế ị ả ố ể ả ng liên k t n u ch y là công ngh m u ch t cho nhi u thi ề ướ ế ấ ị ấ ộ ủ ộ ắ t b MEMS m t Si theo h ậ ệ ấ ng c a liên k t n u ch y, bao g m đ công su t cao. H s chính đ xác đ nh ch t l ồ ấ ượ ộ ề ặ đ dày wafer, m t đ c a c u trúc kh c, đ linh ho t, đ thô và đ bám dính b m t. ạ ộ ộ Tóm t ế ấ ệ ố ậ ộ ủ ấ t quá trình liên k t n u ch y : ế ấ ắ ả

ộ ế ự ươ ể ủ ủ ệ ớ ế ậ ỏ ở ộ ộ ượ ắ ả c c a m c tiêu này. Minh h a liên k t c c d ớ ậ ệ ệ ng : ng là m t công ngh liên k t khá phát tri n c a Si v i th y tinh Bo- Liên k t c c d Silicat. Tuy nhiên, đòi h i là m r ng k thu t này v i v t li u khác và cho phép liên ỹ ng trình th c nghi m đang xem xét kh năng k t các wafer đã đ ế đ t đ ụ ạ ượ ủ c kh c. M t ch ươ ọ ự ế ự ươ