
1
MỤC LỤC
MỤC LỤC.................................................................................................................................................... 1
LỜI MỞ ĐẦU .............................................................................................................................................. 3
PHẦN LÝ THUYẾT ................................................................................................................................... 4
CHƯƠNG 1 ................................................................................................................................................. 4
GIỚI THIỆU VỀ NGÔN NGỮ VHDL, PHẦN MỀM ISE ..................................................................... 4
1.1 Giới thiệu tổng quát ngôn ngữ VHDL ...................................................................................... 4
1.2 Giới thiệu giao diện user của ISE .............................................................................................. 4
1.3 Giới thiệu các menu chức năng và nguyên lí hoạt động .......................................................... 5
1.4 Hướng dẫn cài đặt ISE ............................................................................................................... 6
1.5 Tiến hành tìm hiểu sử dụng phần mềm .................................................................................... 9
CHƯƠNG 2 ............................................................................................................................................... 10
CẤU TRÚC CHƯƠNG TRÌNH VÀ TẬP LỆNH VERILOG HDL ..................................................... 10
2.1 Cấu trúc chương trình .................................................................................................................... 10
2.2 Tập lệnh ........................................................................................................................................... 10
PHẦN THỰC HÀNH ............................................................................................................................... 19
CHƯƠNG 1 ............................................................................................................................................... 19
VIẾT CHƯƠNG TRÌNH THEO DẠNG VHDL, TỔNG HỢP VÀ MÔ PHỎNG CÁC CỔNG
LOGIC CƠ BẢN ....................................................................................................................................... 19
1.1 Chạy chương trình soạn thảo bao gồm tạo file, mở file, add linh kiện vào màn hình soạn
thảo và tạo ra những linh kiện mới ..................................................................................................... 19
1.2 Chạy chương trình tổng hợp, đọc các thông số khai báo ...................................................... 20
1.3 Mô phỏng trên phần mềm các cổng logic cơ bản ................................................................... 32
1.4 Mô phỏng trên phần mềm các hàm đã rút gọn ...................................................................... 33
1.5 Mô phỏng trên phần mềm các hàm chưa rút gọn .................................................................. 37
CHƯƠNG 2 ............................................................................................................................................... 38
VIẾT CHƯƠNG TRÌNH THEO CẤU TRÚC ....................................................................................... 38
2.1 Tìm hiểu các lệnh cấu trúc chương trình ................................................................................ 38
2.2 Tổng hợp .................................................................................................................................... 38
2.3 Mô phỏng trên phần mềm lập trình bộ nhớ ........................................................................... 40
2.4 Mô phỏng trên phần mềm lập trình bộ đếm........................................................................... 40

3
LỜI MỞ ĐẦU
Học phần “Thiết kế bằng FPGA” là học phần chuyên ngành dành cho sinh viên
bậc đại học ngành điện tử. Để phục vụ cho quá trình dạy và học học phần này cho giảng
viên và sinh viên, việc biên soạn tập Bài giảng Thiết kế bằng FPGA theo đúng chương
trình đào tạo đã được xây dựng là rất cần thiết.
Nội dung tập Bài giảng Thiết kế bằng FPGA được chia làm hai phần lý thuyết
phần thực hành bổ trợ cho nhau giúp sinh viên tiếp thu được kiến thức đồng thời hình
thành thái độ, kỹ năng khi học.

4
PHẦN LÝ THUYẾT
CHƯƠNG 1
GIỚI THIỆU VỀ NGÔN NGỮ VHDL, PHẦN MỀM ISE
1.1 Giới thiệu tổng quát ngôn ngữ VHDL
VHDL là một trong hai ngôn ngữ mô phỏng phần cứng thông dụng nhất, được dùng
trong thiết kế IC, ngôn ngữ còn lại là Verilog HDL
HDL cho phép mô phỏng các thiết kế đa dạng, sửa chữa lại hoặc thực nghiệm bằng
những cấu trúc khác nhau. Các thiết kế được mô tả trong HDL là những kỹ thuật độc lập,
dễ thiết kế, dễ tháo gỡ và thường dễ đọc hơn ở dạng bản đồ đặc biệt là ở các mạch điện
lớn
Verilog thường được dùng để mô tả thiết kế ở bốn dạng:
• Thuật toán (một số lệnh giống ngôn ngữ C như : if, case, for,while…).
• Chuyển đổi thanh ghi (kết nối bằng các biểu thức Boolean).
• Các cổng kết nối( cổng: OR, AND, NOT…).
• Chuyển mạch (BJT, MOSFET).
Ngôn ngữ này cũng chỉ rõ cách thức kết nối, điều khiển vào ra trong mô phỏng
1.2 Giới thiệu giao diện user của ISE

5
1.3 Giới thiệu các menu chức năng và nguyên lí hoạt động
• (Select tool): con trỏ là công cụ giúp chọn lựa các thành phần trên cửa sổ làm việc
• Nút (Text tool) : công cụ tạo các ra các dòng văn bản trên cửa sổ làm việc
• (Symbol tool): chứa linh kiện sử dụng cho quá trình soạn thảo (các cổng luận lý,
các megafunction, và các chứa năng khác)
• (Block tool): công cụ hỗ trợ việc tạo ra các khối chức năng. Giúp cho việc thiết kế
nhiều cấp chức năng.
• (orthogonal node tool): nối dây tín hiệu
• (orthogonal bus tool): nối bus cho các tín hiệu
• (Zoom tool): phóng to, thu nhỏ
• (Full Screen): Lựa chọn chế độ cửa sổ làm việc là Full Screen hay không.
• (Find): công cụ tìm kiếm trên cửa sổ làm việc


