zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Bài giảng Thiết kế hệ thống cơ điện tử: Chương 9 - Hệ thống điều khiển logic

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:27

Báo xấu

8
lượt xem 4
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng "Thiết kế hệ thống cơ điện tử: Chương 9 - Hệ thống điều khiển logic" trình bày các nội dung chính sau đây: Biến và hàm logic; Biểu diễn hàm logic; Mô hình hệ thống điều khiển số; Biến đổi z. Mời các bạn cùng tham khảo nội dung bài giảng!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Thiết kế hệ thống cơ điện tử: Chương 9 - Hệ thống điều khiển logic

ME3081: Mechatronic System Design Lecturer: PhD. Dang Thai Viet Mechatronics Department, School of Mechanical Engineering, HUST Viet.dangthai@hust.edu.vn 2
Chương 9. Điều khiển logic ME3081: Mechatronic System Design Mục 1. Biến và hàm logic Mục 2. Biểu diễn hàm logic Mục 3. Mô hình hệ thống điều khiển số Mục 4. Biến đổi z 3
9.1. Biến và hàm logic (1) • Biến logic là hai giá trị đối lập nhau 0 và 1. Có thể được chuyển đổi từ trạng thái tương tự là mức cao và mức thấp. • Hàm logic thực hiện các phép toán logic của các biến logic biểu diễn quan hệ vào ra hệ thống. Biểu diễn qua bảng chân lý. Hình 9.1. Bảng chân lý biểu diễn quan hệ logic F = x.y 4
9.1. Biến và hàm logic (2) ❑ Biểu diễn quan hệ logic • Thông qua hàm toán logic: F = x.y • Thông qua bảng chân lý. Bảng Karnaugh cho nhiều biến logic. ➢ Ví dụ: • Máy bán nước tự động gồm 2 loại trà và cà phê. Có các nút ấn chọn trà, chọn cà phê và nếu ấn cả hai nút thì chỉ ra trà. Máy chỉ hoạt động khi có đồng xu 5000 thả vô máy. Hình 9.2. Bảng chân lý biểu diễn giá trị logic 5
9.1. Biến và hàm logic (3) ❑ Phần tử và mạch logic Hình 9.3. Các mạch tổ hợp logic 6
9.2. Biểu diễn hàm logic (1) ❑ Định nghĩa về SPLD (Simple Programmable Logic Device) ▪ SPLD: hàm logic tổ hợp đều có thể biểu diễn dưới dạng chuẩn tắc tức là dưới dạng tổng của các tích đầy đủ, bằng cách ghép hai mảng ma trận nhân (AND) và ma trận cộng (OR). ▪ Phân loại bao gồm 3 cấu trúc SPLD như sau: PLA, PAL và GAL (GAL dựa trên PROM). ▪ PROM (Programmable Read-Only Memory) thông thường đến 16 đến 32 đầu vào, vì vậy chỉ thực hiện được những hàm đơn giản. Tạo bởi ma trận tạo bởi mảng cố định các phần tử AND nối với mảng các phần tử OR lập trình được. 7
9.2. Biểu diễn hàm logic (2) ❑ Định nghĩa về PLAs (Programable Logic Array) ▪ PLA bao gồm 2 mảng khả trình ở AND và OR. Mảng AND bao gồm các kết nối khả trình với các cổng AND. Mảng OR bao gồm các kết nối khả trình với các cổng OR. PLA linh hoạt hơn nhưng tốc độ chậm hơn so với PROM và PAL. Hình 9.4. Cấu trúc PLAs 8
9.2. Biểu diễn hàm logic (3) ❑ Định nghĩa về GALs (Programable Logic Array) Hình 9.5. Cấu trúc GALs ▪ PLA và PAL là thiết bị lập trình một lần (one time progamble) dựa trên PROM. Do vậy, cấu trúc của chúng không thể thay đổi sau khi được cấu hình. GAL gần tương tự cấu trúc PAL sử dụng EEPROM nên có thể cấu hình lại được (Electrically Erasable Programmable Read-Only Memory). 9
9.2. Biểu diễn hàm logic (4) ❑ Định nghĩa về CLPD (Complex Programmable Logic Device) Hình 9.6. Cấu trúc CLPD ▪ CPLD là IC lập trình phức tạp thường được ghép từ nhiều các SPLD trên một chip đơn. ▪ CPLD được tạo từ hai thành thành phần cơ bản là nhóm các khối logic (Logic block) và một ma trận kết nối khả trình PIM (Programmable Interconnect Matrix). 10
9.2. Biểu diễn hàm logic (4) ▪ PIM là ma trận chứa các kết nối khả trình, nhiệm vụ của ma trận này là thực hiện kết nối giữa các LB và các cổng vào ra I/O của CPLD. ▪ CPLD thông thường sử dụng các công nghệ lập trình của EEPROM, vì số chân rất lớn nên sẽ sử dụng bộ công cụ và giao thức qua chíp gắn trên bo mạch in. Dữ liệu nạp từ máy tính thông qua giao thức chuẩn JTAG (Join Test Action Group). ▪ Nhờ kế thừa cấu trúc của SPLD nên CPLD không cần sử dụng bộ nhớ ROM ngoài để lưu cấu hình của IC. ▪ Số lượng kết nối trong CPLD là rất lớn, là một mạng ma trận khóa khả trình để thực hiện các quá trình kết nối. ▪ Nhà sản xuất sử dụng các công nghệ khác nhau để tạo các phần tử khả trình của CPLD như EPROM, EEPROM, Flash EPROM và PROMs. 11
9.3. Hệ thống điều khiển số (1) Điều khiển tương tự Điều khiển số Máy tính số Chức năng Ưu điểm - Giá thành rẻ Phần - Giám sát bên ngoài vòng mềm - Linh hoạt để đáp ứng lặp phản hồi với thiết kế thay đổi - Điều khiển bên trong - Có khả năng chống vòng lặp phản hồi nhiễu Hình 9.7. Hệ thống điều khiển số 12
9.3. Hệ thống điều khiển số (2) Máy tính số ở đâu trong vòng lặp phản hồi??? Hình 9.8. Sơ đồ khối điều khiển hệ thống số 13
9.3. Hệ thống điều khiển số (3) Bộ chuyển đổi D/A (xảy ra tức thì) Hình 9.9. Bộ chuyển đổi D/A ▪ Các công tắc thực chất là các phần tử điện tử và được thiết lập bởi mã lệnh nhị phân truyền vào. 14
9.3. Hệ thống điều khiển số (4) Bộ chuyển đổi A/D Sai số định lượng: M/2n+1 (diễn ra theo 2 bước) Tín hiệu tương tự Tín hiệu lấy mẫu Tín hiệu số Hình 9.10. Bộ chuyển đổi A/D 15
9.3. Hệ thống điều khiển số (5) ❑ Mô hình hóa bộ lấy mẫu: Hình 9.11. Bộ lấy mẫu 16
9.3. Hệ thống điều khiển số (6) Mô hình hóa bộ lấy mẫu Đối với TW
9.3. Hệ thống điều khiển số (7) Mô hình hóa bộ lấy mẫu  - hàm Dirac delta ▪ Bộ lấy mẫu được chia thành 2 phần: • Phần 1: Bộ lấy mẫu lý tưởng • Phần 2:  đặc tính lấy mẫu TW 18
9.3. Hệ thống điều khiển số (8) Mô hình hóa mức giữ bậc 0 (zero-order hold – z.o.h) Hình 9.12. Mô hình hóa giữ bậc 0 ▪ Hàm truyền của mức giữ bậc 0 (hàm xung đơn vị): 19
9.4. Biến đổi z (1) ❑ Biến đổi z: Laplace Đặt thì Như vậy: 20

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2431 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.