Đại học bách khoa tp.HCM - khoa điện - điện tử - bộ môn điện tử
bài 1:
cho mạch logic như hình vẽ. khảo sát dạng tín hiệu Y, Z,T theo tín hiệu A, B,C . Biết rằng giá tr4i ban đầu ngõ ra Q của chốt D và Flip Flop D đều bằng 1.
AMBIENT/
Chủ đề:
Nội dung Text: Bài tập ôn cuối kỳ - kỹ thuật số
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
BÀI T P ÔN CU I KỲ - K THU T S
Bài 1
Cho maïch logic nhö hình veõ. Khaûo saùt daïng tín hieäu Y, Z, T theo tín hieäu A, B, C. Bieát
raèng giaù trò ban ñaàu ngoõ ra Q cuûa choát D vaø Flip Flop D ñeàu baèng 1.
D Q Y
A EN Q
Z
B D Q T
CK Q
C
A
B
C
Bài 2
Söû duïng JK.FF coù xung clock kích theo caïnh leân, ngoõ vaøo Preset vaø Clear tích cöïc logic
0 (tích cöïc thaáp), thieát keá b ñ m noái tieáp (boä ñeám baát ñoàng boä) 3 bit QAQBQC (QC laø LSB) coù
giaûn ñoà traïng thaùi nhö hình veõ.
QAQBQC
111
110 000
101 001
Trang 1 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 3
Xaùc ñònh giaûn ñoà traïng thaùi cuûa heä tuaàn töï goàm 1 ngoõ vaøo X vaø 2 T-FF Q1, Q0 nhö hình
veõ
Q0 Q1
X
T Q T Q
CK Q CK Q
CK
Bài 4
Thaønh laäp baûng chuyeån traïng thaùi hoaëc giaûn ñoà traïng thaùi cuûa heä tuaàn töï kieåu MOORE
coù 1 ngoõ vaøo X vaø 1 ngoõ ra Z. Ngoõ ra Z chæ baèng 1 khi ngoõ vaøo X nhaän ñöôïc chuoãi lieân tuïc
1, 1, 0, 1. Haõy ruùt goïn baûng traïng thaùi.
Bài 5
Cho heä tuaàn töï coù 1 ngoõ vaøo X vaø 2 ngoõ ra Z1, Z2. Heä coù 4 traïng thaùi A, B, C vaø D coù
giaûn ñoà traïng thaùi nhö hình veõ. Vôùi pheùp gaùn traïng thaùi (maõ hoùa traïng thaùi) A: Q1Q2 = 10,
B: Q1Q2 = 00, C: Q1Q2 = 01 vaø D: Q1Q2 = 11. Haõy thieát keá heä baèng JK_FF vaø coång logic hoaëc
D_FF vaø PLA (chæ choïn 1 trong 2). Bieát raèng khi xung clock vaøo coù caïnh xuoáng heä seõ chuyeån
traïng thaùi.
0 1
A X=1 B
01 11
0
0 1 1
D 0 C
10 00
Trang 2 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 6
Cho heä tuaàn töï coù löu ñoà maùy traïng thaùi (löu ñoà SM, giaûn ñoà traïng thaùi nhö hình veõ). Xaùc
ñònh phöông trình (haøm) traïng thaùi keá cuûa caùc bieán traïng thaùi Q+1, Q+2 vaø phöông trình (haøm)
ngoõ ra Z1, Z2.
S0 01 = Q1Q2
Z1
0 X 1
Z2
S1 11 S2 10
Z1, Z2
1
X 0 1
X
0
Z1
11
Bài 7
Moät heä toå hôïp coù ngoõ ra Z laø soá nhò phaân 4 bit (z3 z2 z1 z0); coù chöùc naêng choïn 1 trong
4 maõ nhò phaân 4 bit ngoõ vaøo: M, N, P hoaëc Q phuï thuoäc 2 ngoõ vaøo ñieàu khieån x1 vaø x0.
x1 x0 Z= z3 z2 z1 z0
0 0 M= m3 m2 m1 m0
0 1 N= n3 n2 n1 n0
1 0 P= p3 p2 p1 p0
1 1 Q= q3 q2 q1 q0
Vieát maõ VHDL thöïc hieän maïch naøy söû duïng component MUX 4 1 coù khai baùo
ENTITY:
ENTITY MUX4 IS s1 s0 y
PORT (d0, d1, d2, d3: IN STD_LOGIC; 0 0 d0
s1, s0: IN STD_LOGIC; 0 1 d1
y: OUT STD_LOGIC);
END MUX4; 1 0 d2
1 1 d3
Gôïi yù: - Moãi ngoõ ra zi choïn 1 trong 4 ngoõ vaøo mi, ni, pi, qi.
- Caùc ngoõ vaøo vaø M, N, P, Q vaø ngoõ ra Z khai baùo kieåu STD_LOGIC_VECTOR.
Trang 3 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 8
S d ng các JK-FF có xung nh p (clock) c nh lên, hãy thi t k m ch m song song có dãy m
Q2Q1Q0 như sau
011 000 110
100 001 101
010 111
Bài 9
S d ng các T-FF có xung nh p (clock) c nh lên và các ngõ Preset & Clear tích c c m c th p, hãy
thi t k m ch m n i ti p có dãy m Q2Q1Q0 như sau
010 110
001 111
000
Bài 10
Hãy thi t l p b ng chuy n tr ng thái c a h tu n t ki u Mealy có 1 ngõ vào X và 1 ngõ ra Z. Ngõ
ra Z ch b ng 1 khi ngõ vào X nh n ư c chu i liên t c 1, 0, 1, 1. Ký hi u các tr ng thái c a h là
S0, S1, S2, …
Bài 11
Q1 Q0
D Q D Q
X CK CK CK
Q Q
Cho h tu n t có m t ngõ vào X như hình trên. Tr ng thái c a m ch là Q1Q0. Hãy l p b ng chuy n
tr ng thái và v gi n tr ng thái c a h .
Trang 4 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 12
Cho m t h tu n t có gi n tr ng thái như hình v sau. H có 1 ngõ vào X và 1 ngõ ra Z. H có 4
tr ng thái A, B, C và D. Các tr ng thái ư c gán như sau: A: Q1Q0 = 00, B: Q1Q0 = 10, C: Q1Q0 =
01 và D: Q1Q0 =11. Hãy thi t k h b ng T-FF (có xung clock c nh xu ng) và PLA.
0/1
A B
1/1
1/1 0/0
1/0
0/0
D C
1/0 0/1
Bài 13
M t m ch t h p nh n vào m t s BCD 4 bit (D3D2D1D0) và t o ra 7 ngõ ra a,
b, c, d, e, f, g i u khi n LED 7 o n hi n th s tương ng. Bi t r ng,
o n LED sáng thì ngõ i u khi n tương ng là m c 1. Ví d , khi m ch t h p
nh n vào D3D2D1D0 = 0001 thì s t o ra abcdefg = 0110000 (sáng s 1).
Hãy v b ng chân tr mô t ho t ng c a m ch, và sau ó vi t mã VHDL (s
d ng phát bi u Process) th c hi n m ch.
Bài 14
M t m ch d n kênh (Multiplexer) 2 sang 1 có hai ngõ vào là D1, D0, m t ngõ l a ch n S và m t
ngõ ra Y. Hãy vi t mã VHDL (s d ng phát bi u Process) th c hi n m ch này.
Bài 15
a. Thi t k b m n i ti p s d ng T-FF (CK c nh lên, ngõ Preset và Clear tích c c th p)
có gi n xung như hình v
CK
Q2
Q1
Q0
S
C Trang 5 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
b. Ghép b m v a thi t k v i B c ng toàn ph n (FA), hãy v gi n xung c a 2 ngõ ra
S và C (v trên hình câu a).
BOÄ ÑEÁM F.A
FA: S=x⊕y⊕z
C = xy + xz + yz
(MSB) Q2 x
S
Q1 y
Clock CK
Q0 C
z
Bài 16
B m song song 2 bit QA QB , có 1 ngõ vào i u khi n X ho t ng như sau:
- X = 0: b m th c hi n ch c năng m lên theo mã Gray
- X = 1: b m th c hi n ch c năng m xu ng theo mã Gray
Thi t k b m trên b ng PLA và D_FF (xung clock kích c nh xu ng)
Bài 17
M ch s g m 4 ngõ vào: A, B, C, CK và 1 ngõ ra S có sơ logic sau:
MUX4
D0
T_FF
1 D1
C D2 Y T Q S
0 D3
E B ng ho t ng MUX 4 →1
B S0
S1 S0 Y
A S1 (msb)
0 0 D0
0 1 D1
CK 1 0 D2
1 1 D3
a. Kh o sát d ng xung ngõ ra Y c a b d n kênh 4 → 1 (MUX4) và ngõ ra Q c a Flipflop T
(T_FF) (v i giá tr ban u Q=1)
CK
A
B
C
Y
Q
Trang 6 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
b. Vi t chương trình VHDL mô t ho t ng h th ng trên (S d ng mô t c u trúc v i 2
component MUX4 và T_FF cho trư c)
Bài 18
Cho m t m ch tu n t như sơ sau.
X
X
JA A X JB B B
B
X
Clock CK Clock CK Z
A
X
X KA A KB B X
A A
B
a. Hãy l p b ng chuy n tr ng thái (b ng tr ng thái) c a m ch. Trình bày cách làm.
Tr ng thái Tr ng thái k ti p Z
hi n t i A+ B+
A B X=0 X=1 X=0 X=1
b. Hãy v gi n tr ng thái v i vi c gán tr ng thái: S0 = 00, S1 = 01, S2 = 11 và S3 = 10.
Bài 19
M t h tu n t ki u Mealy có m t ngõ vào X và m t ngõ ra Z. Ngõ ra Z là 1 khi và ch khi
ngõ vào X nh n ư c m t chu i tu n t 0101. Hãy trình bày cách thi t l p b ng chuy n thái và rút
g n b ng tr ng thái.
Ví d : X = 00010101001101001011
Z =00000101000000000010
Tr ng thái Ý nghĩa
S0 Tr ng thái kh i u
S1
S2
…
Trang 7 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 20
Hãy v sơ logic tương ương v i o n mã VHDL:
entity CAU6 is
port (
A, B, S1, S2, S3: in std_logic;
Y : out std_logic);
end CAU6;
architecture THI of CAU6 is
begin
process (A, B)
begin
if (A = ‘0’) then
Y
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 22
M t h tu n t ki u Moore có m t ngõ vào X và m t ngõ ra Z. H này t o ra Z=1 n u t ng s bit 0
nh n ư c là s ch n (ngo i tr s 0). N u nh n ư c X=1 thì h s reset t ng s này v 0.
Ví d : X = 0 0 0 0 1 0 0 0 1 1 0 0 0 0
Z=0 1 0 1 0 0 1 0 0 0 0 1 0 1
a. Hãy t tên các tr ng thái và v gi n tr ng thái.
Tr ng thái (Chu i) giá tr nh n ư c
S0 reset
b. Hãy l p b ng chuy n tr ng thái và rút g n dùng phương pháp tr ng thái tương ương.
Tr ng thái Tr ng thái k ti p Ngõ ra
hi n t i X=0 X=1 Z
Bài 23
Thi t k m ch nhân m t s nh phân 2 bit GH (H là LSB) v i 1, 2, 3 ho c E F Th c hi n
4, tùy thu c vào 2 bit i u khi n E, F và t o ra m t s nh phân 3 bit MNP 0 0 Nhân 1
(P là LSB). N u k t qu c a phép nhân l n hơn 7 thì MNP =111 báo 0 1 Nhân 2
m ch b tràn. 1 0 Nhân 3
a. Thành l p b ng chân tr (truth table) mô t ho t ng c a m ch. 1 1 Nhân 4
b. Cho m t vi m ch gi i mã 4 sang 16 (74154) ho t ng theo b ng chân tr (truth table) ư c
cho sau ây. Hãy th c hi n m ch t h p câu a b ng m t vi m ch 74154 và các c ng logic
c n thi t. Gi i thích ng n g n cách làm.
/G1 /G2 D C B A /Y15 /Y14 /Y13 /Y12 /Y11 /Y10 /Y9 /Y8 Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 /Y0 E F G H M N P
1 X XXXX 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
X 1 XXXX 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
0 0 1 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Trang 9 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
23 1
22 A Y0 2
21 B Y1 3
20 C Y2 4
D Y3 5
18 Y4 6
19 G1 Y5 7
G2 Y6 8
Y7 9
Y8 10
Y9 11
Y 10 13
Y 11 14
Y 12 15
Y 13 16
Y 14 17
Y 15
74LS154
Bài 24 Cho m t m ch tu n t như sơ sau.
A
X
X D Q A
B
B CK Z
X
Q A
A
A
J Q B
X
CK
X K Q B
CK
a. Hãy l p b ng chuy n tr ng thái (b ng tr ng thái) c a m ch. Trình bày cách làm.
b. Hãy v gi n tr ng thái v i vi c gán tr ng thái như sau: S0 = 00, S1 = 01, S2 = 11 và S3 = 10.
Bài 25
a. Cho hai m ch d n kênh 2 sang 1 (MUX2TO1) ho t ng theo b ng chân tr (truth table) sau:
S Y D0 F D0 F
0 D0 D1
MUX2TO1
D1
MUX2TO1
1 D1
S S
Không dùng thêm c ng, hãy t o ra m t d n kênh 3 sang 1 (MUX3TO1) ho t ng như sau:
A B Y I0 Y
(V tr c ti p vào hình trên)
0 0 I0 I1
MUX3TO1
0 1 I1
1 X I2 I2 A B
b. Hãy vi t mã VHDL mô t MUX2TO1, s d ng phát bi u CASE.
c. Hãy vi t mã VHDL mô t m ch MUX3TO1 câu a s d ng component MUX2TO1 câu b.
Trang 10 / 11
- i H c Bách Khoa TP.HCM – Khoa i n- i n T - B Môn i n T
Bài 26
Cho b ng mã 6-3-1-1 như sau.
a. Thi t k m ch m song song mod 10 (t 0 n 9) m theo th t mã 6-3-1-1 s d ng D-FF có
xung clock c nh xu ng. L p b ng tr ng thái và tìm các hàm ngõ
vào cho các FF. Chú ý: các tr ng thái không có trong dãy m s S th p phân Mã 6-3-1-1
có tr ng thái k ti p là tùy nh 0 0000
b. N u tr ng thái u c a b m này là 1101 thì m ch có ho t ng 1 0001
úng theo dãy m ã thi t k không? Gi i thích. 2 0011
3 0100
4 0101
5 0111
6 1000
7 1001
8 1011
9 1100
Bài 27
S d ng các JK-FF có xung clock c nh xu ng, ngõ vào Preset và Clear tích c c m c th p, hãy thi t
k b m n i ti p 3 bit QAQBQC (QC là LSB) có gi n tr ng thái như sau.
QAQBQC
110
111 010
000 001
11
Thêm vào BST
Báo xấu
Download
Vui lòng tải xuống để xem tài liệu đầy đủ
