Luận án tiến sĩ Kỹ thuật: Giải pháp nâng cao hiệu năng mạch sạc pin li-ion sử dụng công nghệ CMOS

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

NGUYỄN VĂN HÀO

GIẢI PHÁP NÂNG CAO HIỆU NĂNG MẠCH SẠC PIN LI-ION

SỬ DỤNG CÔNG NGHỆ CMOS

LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

Hà Nội – 2019

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

NGUYỄN VĂN HÀO

GIẢI PHÁP NÂNG CAO HIỆU NĂNG MẠCH SẠC PIN LI-ION

SỬ DỤNG CÔNG NGHỆ CMOS

Ngành: Kỹ thuật điện tử

Mã số: 9520203

LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

NGƯỜI HƯỚNG DẪN KHOA HỌC:

1. TS. PHẠM NGUYỄN THANH LOAN

2. PGS. TS. NGUYỄN ĐỨC MINH

Hà Nội – 2019

LỜI CAM ĐOAN

Tôi xin cam đoan rằng các kết quả khoa học được trình bày trong quyển luận

án này là kết quả nghiên cứu của bản thân tôi trong suốt thời gian làm nghiên cứu

sinh và chưa từng xuất hiện trong công bố của các tác giả khác. Các kết quả nghiên cứu trong luận án là chính xác và trung thực.

Hà Nội, ngày tháng năm 2019 Tập thể hướng dẫn Tác giả luận án

Nguyễn Văn Hào

TS. Phạm Nguyễn Thanh Loan

PGS.TS. Nguyễn Đức Minh

LỜI CẢM ƠN

Đầu tiên, tác giả xin bày tỏ lời cảm ơn sâu sắc và kính trọng đến tập thể hướng

dẫn TS. Phạm Nguyễn Thanh Loan và PGS.TS. Nguyễn Đức Minh đã hướng dẫn

và định hướng khoa học cho tôi trong suốt khóa học. Tác giả xin gửi lời cảm ơn chân thành nhất đến TS. Nguyễn Quang Tuấn cùng các thành viên của BKIC Lab

đã hỗ trợ và cùng tôi thực hiện một số công việc thiết kế trong luận án này.

Tác giả xin trân trọng cảm ơn Ban Lãnh đạo, quý thầy cô và cán bộ trong Bộ môn Điện tử và Kỹ thuật máy tính, Viện Điện tử - Viễn thông và Viện Đào tạo Sau

Đại học đã tạo các điều kiện thuận lợi về nơi học tập, nghiên cứu, các thủ tục hành

chính và góp ý chuyên môn cho tôi trong suốt quá trình học tập và nghiên cứu tại

Trường Đại học Bách khoa Hà Nội.

Tác giả trân trọng cảm ơn Ban Giám hiệu Trường Đại học Quy Nhơn, Ban

Lãnh đạo và các đồng nghiệp Khoa Kỹ thuật & Công nghệ đã tạo mọi điều kiện

thuận lợi cho tác giả được tập trung nghiên cứu trong thời gian qua. Xin chân thành

cảm ơn sự quan tâm, giúp đỡ, động viên của các đồng nghiệp, nhóm Nghiên cứu

sinh – Viện Điện tử Viễn thông đã dành cho tôi.

Cuối cùng, tôi xin bày tỏ lòng biết ơn sâu sắc đến các thành viên trong gia đình

của tôi. Những người đã luôn động viên tinh thần và giúp đỡ tôi trong suốt thời gian

vừa qua. Đây cũng là động lực lớn nhất giúp tôi vượt qua những khó khăn và hoàn

thành kết quả của luận án này.

Tác giả luận án

Nguyễn Văn Hào

iii

MỤC LỤC

LỜI CAM ĐOAN ...................................................................................................... I

LỜI CẢM ƠN ......................................................................................................... II

MỤC LỤC ........................................................................................................ III

DANH MỤC CÁC TỪ VIẾT TẮT ....................................................................... VI

DANH MỤC CÁC KÝ HIỆU ............................................................................. VIII

DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ ................................................................ X

DANH MỤC CÁC BẢNG BIỂU ........................................................................ XIII

MỞ ĐẦU .......................................................................................................... 1

1. Đặt vấn đề ...................................................................................................... 1

2. Mục tiêu, đối tượng, phương pháp và phạm vi nghiên cứu .......................... 4

3. Các kết quả đạt được của luận án .................................................................. 5

4. Cấu trúc của luận án ...................................................................................... 6

CHƯƠNG 1 TỔNG QUAN VỀ MẠCH SẠC PIN LI-ION .............................. 8

1.1. Giới thiệu chương .......................................................................................... 8

1.2. Sơ lược về pin sạc Li-Ion .............................................................................. 8

1.2.1. Giới thiệu chung ..................................................................................... 8

1.2.2. Các yếu tố ảnh hưởng đến chất lượng pin Li-Ion ................................ 10

1.2.2.1. Ảnh hưởng của điều kiện nhiệt độ quá mức ................................ 10

1.2.2.2. Ảnh hưởng của hoạt động sạc/xả quá mức .................................. 11

1.2.2.3. Ảnh hưởng của tốc độ sạc/xả nhanh ............................................ 12

1.2.3. Mô hình hoạt động của pin Li-Ion ....................................................... 12

1.2.3.1. Mô hình mạch tương đương ......................................................... 13

1.2.3.2. Mô hình mạch dựa trên thời gian chạy ........................................ 15

1.3. Phương thức sạc pin Li-Ion ......................................................................... 17

1.3.1. Phương thức sạc dòng điện không đổi-điện áp không đổi ................... 17

1.3.2. Phương thức sạc Boostcharging ........................................................... 18

1.3.3. Phương thức sạc dòng điện không đổi nhiều pha ................................ 19

1.3.4. Phương thức sạc xung .......................................................................... 19

1.3.5. Đánh giá các phương thức sạc ............................................................. 20

1.4. Cấu trúc thiết kế mạch sạc pin Li-Ion ......................................................... 22

1.4.1. Mạch sạc kiểu tuyến tính ..................................................................... 22

1.4.1.1. Cấu trúc ổn định kiểu tuyển tính .................................................. 22

1.4.1.2. Nguyên lý mạch sạc kiểu tuyến tính ............................................ 23

1.4.2. Mạch sạc kiểu chuyển mạch ................................................................ 24

1.4.2.1. Cấu trúc ổn định kiểu chuyển mạch ............................................. 24

1.4.2.2. Nguyên lý mạch sạc kiểu chuyển mạch ....................................... 30

1.5. Các mạch chức năng sử dụng trong thiết kế mạch sạc ................................ 31

1.5.1. Mạch gương dòng điện ........................................................................ 31

1.5.2. Mạch khuếch đại thuật toán ................................................................. 34

1.5.3. Mạch so sánh điện áp ........................................................................... 37

1.6. Kết luận chương .......................................................................................... 40

CHƯƠNG 2 THIẾT KẾ VÀ ĐỀ XUẤT GIẢI PHÁP CẢI THIỆN HIỆU

NĂNG CỦA MẠCH SẠC PIN LI-ION ................................................................ 41

2.1. Giới thiệu chương ........................................................................................ 41

2.2. Sơ đồ khối chức năng .................................................................................. 41

2.3. Thiết kế hệ thống ......................................................................................... 43

2.3.1. Nguồn dòng song song và mạch cảm biến dòng điện .......................... 43

2.3.1.1. Giải pháp thiết kế nguồn dòng song song .................................... 43

2.3.1.2. Mạch cảm biến dòng điện ............................................................ 45

2.3.2. Giải pháp thiết kế mạch điều khiển dòng điện sạc .............................. 46

2.3.3. Giải pháp thiết kế mạch tạo dòng điện/điện áp .................................... 48

2.3.3.1. Mạch tạo dòng điện tham chiếu ................................................... 48

2.3.3.2. Mạch tạo điện áp điều khiển ........................................................ 53

2.4. Lựa chọn và thiết kế các phần tử chức năng ............................................... 56

2.4.1. Mạch khuếch đại thuật toán OA .......................................................... 56

2.4.2. Mạch khuếch đại truyền dẫn OTA ....................................................... 58

2.4.3. Mạch so sánh điện áp có trễ ................................................................. 60

2.4.4. Mạch cổng logic ................................................................................... 62

2.5. Kết quả mô phỏng và thảo luận ................................................................... 63

2.5.1. Thiết lập mô hình mạch mô phỏng ...................................................... 63

2.5.2. Kết quả và thảo luận ............................................................................ 65

2.6. Kết luận chương .......................................................................................... 69

CHƯƠNG 3 ĐỀ XUẤT GIẢI PHÁP THIẾT KẾ MẠCH BIẾN ĐỔI DC-DC KIỂU GIẢM ÁP CHO MẠCH SẠC HIỆU NĂNG CAO .................................. 71

3.1. Giới thiệu chương ........................................................................................ 71

3.2. Giải pháp thiết kế hệ thống mạch sạc hiệu năng cao .................................. 71

3.3. Thiết kế mạch biến đổi DC-DC áp dụng cho mạch sạc pin Li-Ion ................ 72

3.3.1. Mạch biến đổi DC-DC với tải là mạch sạc .......................................... 72

3.3.2. Tính toán và thiết kế hệ thống .............................................................. 73

3.3.2.1. Mạch công suất ............................................................................ 73

3.3.2.2. Mạch điều chế độ rộng xung PWM ............................................. 76

3.3.2.3. Mạch bù tần số ............................................................................. 79

3.3.2.4. Mạch điều khiển chuyển mạch ..................................................... 83

3.3.2.5. Mạch tạo xung răng cưa ............................................................... 85

3.3.2.6. Mạch dịch mức điện áp tham chiếu ............................................. 88

3.4. Tính ổn định của hệ thống ........................................................................... 89

3.5. Kết quả mô phỏng và thảo luận ................................................................... 94

3.5.1. Thiết lập mô hình mạch mô phỏng ...................................................... 94

3.5.2. Kết quả và thảo luận ............................................................................ 95

3.6. Đánh giá kết quả đạt được ........................................................................... 98

3.7. Kết luận chương .......................................................................................... 99

KẾT LUẬN ...................................................................................................... 101

Nội dung và các kết quả đạt được của luận án ................................................... 101

Đóng góp khoa học của luận án ......................................................................... 102

Hướng phát triển của luận án ............................................................................. 102

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN ............ 103

TÀI LIỆU THAM KHẢO .................................................................................... 104

DANH MỤC CÁC TỪ VIẾT TẮT

Ký hiệu Nghĩa tiếng Anh Nghĩa tiếng Việt

BC Boostcharging Boostcharging

BCD Bipolar-CMOS-DMOS Thư viện công nghệ BCD

BW Bandwidth Độ rộng băng tần

C Capacity of the Battery Dung lượng pin

CC-CV Constant Current-Constant Voltage Dòng điện không đổi-Điện áp không đổi

CCM Continuous Conduction Mode Chế độ dẫn dòng liên tục

CM Charge Mode Chế độ sạc

CMOS Công nghệ CMOS Complementary Metal-Oxide Semiconductor

Constant Voltage Điện áp không đổi CV

Duty Cycle Hệ số hoạt động D

Direct Current Dòng điện một chiều DC

DC-DC Direct Current-Direct Curent Mạch DC-DC

DCM Discontinuous Conduction Mode Chế độ dẫn dòng không liên tục

Ethylene Carbonate Etylen cacbonat EC

Phổ tổng trở điện hóa EIS Electrochemical Impedance Spectroscopy

EOC End of Charge Kết thúc sạc

FCDM Full Charge Detect Mode Chế độ phát hiện sạc đầy

GM Gain Margin Dự trữ biên độ

Integrated Circuit Mạch tích hợp IC

Lead-Acid Chì-Axít LA

Large Current Dòng điện lớn LC

LDO Low Drop-Out Cấu trúc LDO

Li-Ion Lithium-Ion Lithi-Ion

LR Linear Regulator Bộ ổn định kiểu tuyến tính

MSCC Multistage Constant Current Dòng điện không đổi nhiều pha

vii

Ký hiệu Nghĩa tiếng Anh Nghĩa tiếng Việt

NiCd Nickel-Cadmium Niken-Catmi

NiMH Nickel-Metal-Hydride Niken-Kim loại-hyđrua

OA Operational Amplifier Khuếch đại thuật toán

OTA Khuếch đại truyền dẫn OTA Operational Transconductance Amplifier

PC Pulse Charging Sạc xung

PCB Printed Circuit Board Bản mạch in

Polyethylene Polyetylen PE

Phase Margin Dự trữ pha PM

Polypropylene Polypropylen PP

PWM Pulse Width Modulation Điều chế độ rộng xung

Solid-Electrode-Interphase Lớp phân ly SEI SEI

Search Mode Chế độ tìm kiếm SM

SMPS Switching Mode Power Supply Nguồn cung cấp kiểu chuyển mạch

SOC State of Charge Trạng thái sạc

SWR Switching Regulator Bộ ổn định kiểu chuyển mạch

TC Trickle Current Dòng điện nhỏ

UBW Unity-Gain Bandwidth Độ rộng băng tần khuếch đại đơn vị

VCVS Voltage-Controlled Voltage Source Nguồn áp được điều khiển bằng điện áp

viii

DANH MỤC CÁC KÝ HIỆU

Ký hiệu Nghĩa tiếng Anh Nghĩa tiếng Việt

Mobility of charge Độ linh động hạt dẫn điện 

Power efficiency Hiệu suất công suất 

Tham số điều chế chiều dài kênh dẫn  Channel length modulation parameter

-- Điện dung đặc trưng cho phần tử pin CBatt

Gate capacitance Điện dung cực cửa Cg

Transconductance parameter Tham số truyền đạt của MOS gm

Charging current Dòng điện sạc pin ICh

Dòng điện tham chiếu chế độ sạc CV -- ICV

Drain current Dòng điện cực máng ID

Dòng điện tham chiếu chế độ sạc LC -- ILC

Oput current Dòng điện đầu ra IO

Reference current Dòng điện tham chiếu IRef

Sensing current Dòng điện cảm biến IS

-- Dòng điện tham chiếu chế độ sạc TC ITC

L Channel length Chiều dài kênh dẫn của MOS

Input power Công suất đầu vào PI

Power losses Công suất tổn hao PLs

Output power Công suất đầu ra PO

Drain-Source resistance Điện trở giữa cực máng và cực nguồn RDS

Gate resistance Điện trở cực cửa Rg

Series resistance Điện trở nối tiếp (nội trở của pin) RS

-- RTrans Điện trở đặc trưng cho hoạt động đáp ứng tức thời của pin Li-ion

Loop gain Hàm khuếch đại vòng TLi

Transfer function Hàm truyền đạt Ti

Adaptive reference voltage Điện áp tham chiếu thích ứng VARV

Battery voltage Điện áp pin VBatt

Ký hiệu Nghĩa tiếng Anh Nghĩa tiếng Việt

Drain-Source voltage Điện áp giữa cực máng và cực nguồn VDS

Forward voltage Điện áp phân cực thuận của điôt VF

Gate-Source voltage Điện áp giữa cực cửa và cực nguồn VGS

Input voltage Điện áp đầu vào VI

Ouput voltage Điện áp đầu ra VO

Open circuit voltage Điện áp hở mạch VOCV

Reference voltage Điện áp tham chiếu VRef

-- Điện áp đặc trưng của SOC VSOC

Threshold voltage Điện áp ngưỡng mở của MOS VT

Channel width Độ rộng kênh dẫn của MOS W

DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ

Hình 1.1. Chu trình hoạt động sạc/xả của pin Li-Ion [40]. ..................................... 9

Hình 1.2. Sơ đồ mạch của mô hình nội trở. .......................................................... 13

Hình 1.3. Sơ đồ mạch của mô hình Thevenin....................................................... 14

Hình 1.4. Sơ đồ mạch của mô hình trở kháng. ..................................................... 14

Hình 1.5. Mô hình mạch đơn giản dựa trên thời gian chạy [72]. ......................... 15

Hình 1.6. Mô hình mạch chính xác dựa trên thời gian chạy. ................................ 15

Hình 1.7. Phương thức sạc CC-CV. ...................................................................... 17

Hình 1.8. Phương thức sạc Boostcharging [76]. ................................................... 18

Hình 1.9. Phương thức sạc MSCC [77]. ............................................................... 19

Hình 1.10. Phương thức sạc xung PC [83]. ............................................................ 20

Hình 1.11. Cấu trúc mạch ổn áp kiểu tuyến tính .................................................... 22

Hình 1.12. Nguyên lý mạch sạc kiểu tuyến tính. .................................................... 23

Hình 1.13. Mạch biến đổi DC-DC kiểu giảm điện áp. ........................................... 25

Hình 1.14. Mạch DC-DC hoạt động trong chế độ CCM. ....................................... 26

Hình 1.15. Mạch DC-DC hoạt động trong chế độ DCM. ....................................... 27

Hình 1.16. Cấu trúc mạch DC-DC với điều khiển vòng kín. ................................. 29

Hình 1.17. Nguyên lý mạch sạc kiểu chuyển mạch. ............................................... 30

Hình 1.18. Mạch gương dòng điện đơn giản. ......................................................... 32

Hình 1.19. Mạch gương dòng điện kiểu Cascode. .................................................. 33

Hình 1.20. Mạch gương dòng điện kiểu Cascode điện áp thấp. ............................. 34

Hình 1.21. Cấu trúc OA hai tầng khuếch đại. ......................................................... 35

Hình 1.22. Cấu trúc mạch khuếch đại truyền dẫn OTA. ........................................ 35

Hình 1.23. Cấu trúc mạch khuếch đại Folded Cascode. ......................................... 36

Hình 1.24. Mạch so sánh dựa trên cấu trúc OA hai tầng khuếch đại. .................... 38

Hình 1.25. Mạch so sánh có trễ sử dụng vòng hồi tiếp dương bên trong. .............. 39

Hình 2.1. Sơ đồ khối chức năng của mạch sạc pin Li-Ion. ................................... 42

Hình 2.2. Sơ đồ thiết kế mạch nguồn dòng song song. ........................................ 44

Hình 2.3. Sơ đồ thiết kế mạch cảm biến dòng điện. ............................................. 45

Hình 2.4. Sơ đồ thiết kế mạch điều khiển dòng điện sạc. ..................................... 47

Hình 2.5. Phương thức tạo dòng điện tham chiếu riêng biệt. ............................... 49

Hình 2.6. Chuyển tiếp không ổn định giữa hai chế độ sạc LC-CV. ..................... 50

Hình 2.7. Phương thức tạo dòng điện tham chiếu liên tục. .................................. 51

Hình 2.8. Sơ đồ thiết kế mạch tạo dòng điện tham chiếu sử dụng mạch tổng hợp

tương tự. ................................................................................................ 51

Hình 2.9. Sơ đồ thiết kế mạch tạo điện áp điều khiển. ......................................... 54

Hình 2.10. Ảnh hưởng của điện áp trễ đến tiến trình sạc [24]. ............................... 55

Hình 2.11. Sơ đồ thiết kế mạch khuếch đại OA. .................................................... 56

Hình 2.12. Đồ thị biên độ – pha theo cấu hình OA có sử dụng hồi tiếp âm. .......... 57

Hình 2.13. Sơ đồ thiết kế mạch khuếch đại OTA. .................................................. 58

Hình 2.14. Đồ thị biên độ – pha theo cấu hình OTA có sử dụng hồi tiếp âm. ....... 59

Hình 2.15. Sơ đồ thiết kế mạch so sánh điện áp có trễ. .......................................... 60

Hình 2.16. Mô phỏng dạng sóng vào/ra của mạch so sánh có trễ. ......................... 61

Hình 2.17. Sơ đồ thiết kế mạch cổng logic NAND. ............................................... 62

Hình 2.18. Sơ đồ thiết kế mạch cổng logic AND. .................................................. 63

Hình 2.19. Mô hình pin Li-Ion. .............................................................................. 64

Hình 2.20. Mô hình mô phỏng mạch sạc pin Li-Ion. ............................................. 64

Hình 2.21. Các tín hiệu điều khiển logic. ............................................................... 65

Hình 2.22. Các dòng điện tham chiếu thành phần. ................................................. 66

Hình 2.23. Dòng điện tham chiếu và dòng điện cảm biến. ..................................... 67

Hình 2.24. Dòng điện và điện áp sạc pin Li-Ion. .................................................... 67

Hình 2.25. Hiệu suất công suất của mạch sạc pin Li-Ion. ...................................... 68

Hình 3.1. Sơ đồ khối của hệ thống mạch sạc pin Li-Ion. ..................................... 72

Hình 3.2. Sơ đồ khối chức năng của mạch DC-DC với tải là mạch sạc ............... 73

Hình 3.3. Mô hình tín hiệu nhỏ của mạch công suất. ........................................... 74

Hình 3.4. Điều chế độ rộng xung PWM. .............................................................. 77

Hình 3.5. Sơ đồ thiết kế mạch so sánh có trễ lan truyền thấp............................... 78

Hình 3.6. Mô phỏng dạng sóng tín hiệu vào và ra của mạch so sánh. ................. 78

Hình 3.7. Sơ đồ khối mô hình tín hiệu nhỏ của mạch DC-DC. ............................ 79

Hình 3.8. Sơ đồ thiết kế mạch bù tần số loại III. .................................................. 80

Hình 3.9. Đồ thị biên độ - pha của hàm khuếch đại vòng TL1(s). ......................... 81

xii

Hình 3.10. Sơ đồ thiết kế mạch khuếch đại EA. ..................................................... 82

Hình 3.11. Đồ thị biên độ của mạch khuếch đại EA. ............................................. 83

Hình 3.12. Sơ đồ thiết kế mạch điều khiển chuyển mạch. ..................................... 84

Hình 3.13. Sơ đồ thiết kế mạch tạo xung răng cưa. ................................................ 86

Hình 3.14. Mô phỏng dạng sóng ra của mạch tạo xung răng cưa. ......................... 87

Hình 3.15. Sơ đồ thiết kế mạch dịch mức điện áp tham chiếu. .............................. 88

Hình 3.16. Điện áp ra của mạch dịch mức điện áp tham chiếu. ............................. 89

Hình 3.17. Sơ đồ tương đương của mạch bù tần số. ............................................... 89

Hình 3.18. Sơ đồ khối mô hình tín hiệu nhỏ của mạch DC-DC với VARV thay đổi 90

Hình 3.19. Mô hình hoạt động của mạch sạc trong chế độ dòng điện không đổi. . 91

Hình 3.20. Sơ đồ khối mô hình tín hiệu nhỏ của hệ thống mạch sạc. .................... 92

Hình 3.21. Đồ thị biên độ - pha trong chế độ dòng điện không đổi. ...................... 92

Hình 3.22. Mô hình hoạt động của mạch sạc trong chế độ điện áp không đổi. ...... 93

Hình 3.23. Đồ thị biên độ - pha trong chế độ điện áp không đổi. .......................... 94

Hình 3.24. Mô hình mô phỏng hệ thống mạch sạc pin Li-Ion. ............................... 95

Hình 3.25. Dòng điện cuộn cảm IL và điện áp ra VDC. ........................................... 96

Hình 3.26. Hiệu suất công suất của mạch DC-DC. ................................................ 97

Hình 3.27. Dòng điện và điện áp ra của mạch DC-DC với tải là mạch sạc pin Li-

Ion. ........................................................................................................ 97

xiii

DANH MỤC CÁC BẢNG BIỂU

Bảng 1.1. Đặc tính cơ bản của một số loại pin sạc phổ biến. .................................. 8

Bảng 1.2. Chu trình phản ứng hóa học bên trong pin Li-Ion. ................................. 9

Bảng 1.3. Dung lượng suy giảm theo nhiệt độ trong quá trình bảo quản [50]...... 11

Bảng 1.4. Ưu và nhược điểm của các phương thức sạc pin Li-Ion. ...................... 21

Bảng 1.5. Các tham số xác định dòng điện iL và điện áp VO. ............................. 26

Bảng 1.6. Tóm lược các tham số cơ bản của các mạch khuếch đại thuật toán

CMOS. .................................................................................................. 37

Bảng 2.1. Các thông số thiết kế của mạch sạc pin Li-Ion. .................................... 43

Bảng 2.2. Tham số thiết kế mạch điều khiển dòng điện sạc. ................................ 47

Bảng 2.3. Tham số thiết kế mạch tạo dòng điện tham chiếu. ............................... 53

Bảng 2.4. Trạng thái logic của các tín hiệu điều khiển. ........................................ 54

Bảng 2.5. Tham số thiết kế mạch khuếch đại OA. ................................................ 57

Bảng 2.6. Tham số thiết kế mạch khuếch đại OTA. ............................................. 58

Bảng 2.7. Tham số thiết kế mạch so sánh điện áp có trễ. ..................................... 61

Bảng 2.8. Tham số thiết kế các mạch cổng logic. ................................................. 63

Bảng 2.9. Tham số thiết kế mô hình pin Li-Ion. ................................................... 64

Bảng 2.10. So sánh kết quả của mạch sạc đã thiết kế với các nghiên cứu khác. .... 69

Bảng 3.1. Các thông số thiết kế tổng thể cho mạch biến đổi DC-DC. .................. 73

Bảng 3.2. Tham số thiết kế mạch so sánh có trễ lan truyền thấp. ......................... 78

Bảng 3.3. Tham số thiết kế mạch bù tần số........................................................... 81

Bảng 3.4. Tham số thiết kế mạch khuếch đại EA. ................................................ 83

Bảng 3.5. Tham số thiết kế các mạch đệm P và N. ............................................... 85

Bảng 3.6. Tham số thiết kế mạch tạo xung răng cưa. ........................................... 87

Bảng 3.7. Tham số thiết kế mạch dịch mức điện áp tham chiếu. .......................... 88

Bảng 3.8. Tham số hoạt động của mạch sạc trong chế độ CC. ............................ 91

Bảng 3.9. So sánh hệ thống mạch sạc của luận án với các nghiên cứu khác. ....... 99

MỞ ĐẦU

1. Đặt vấn đề

Ngày nay, pin sạc Lithi-Ion (Li-Ion) [1] đã và đang được sử dụng phổ biến trong các thiết bị điện tử dân dụng như máy tính xách tay, máy tính bảng, camera số và điện thoại di động v.v. Loại pin sạc này có các ưu điểm là mật độ năng lượng cao, năng lượng riêng lớn và điện áp hoạt động cao. Do đó, pin Li-Ion sẽ đóng vai trò là nguồn cung cấp năng lượng tiềm năng và triển vọng cho các thiết bị điện tử di động ở thời điểm hiện tại và trong tương lai [2, 3]. Tuy nhiên, loại pin điện hóa Li- Ion dễ bị ảnh hưởng bởi các điều kiện hoạt động quá mức như là hoạt động sạc/xả quá mức, sạc/xả nhanh và điều kiện nhiệt độ vượt quá giới hạn hoạt động của pin [4, 5]. Nhìn chung, những ảnh hưởng đến chất lượng và tuổi thọ của pin Li-Ion bởi các điều kiện hoạt động quá mức bao gồm sự suy giảm cấu trúc các điện cực kim loại dẫn đến suy giảm dung lượng do tăng nội trở của pin, tăng cường các phản ứng sinh nhiệt làm tăng nhiệt độ bất thường dẫn đến hỏng pin và các thiết bị điện tử, tăng cường quá trình kết tủa các ion lithi trên bề mặt anôt dẫn đến tổn thất dung lượng của pin và hình thành cây ion gây ra vấn đề ngắn mạch bên trong pin Li-Ion. Vấn đề này đặt ra yêu cầu pin Li-Ion phải được sạc theo phương thức sạc chuẩn nhằm đảm bảo các vấn đề về an toàn và duy trì thời gian sử dụng lâu dài cho pin Li- Ion. Theo các đánh giá được đưa ra trong [6, 7], các phương thức sạc điển hình cho pin Li-Ion bao gồm phương thức sạc dòng điện không đổi-điện áp không đổi, phương thức sạc dòng điện không đổi nhiều pha, phương thức sạc Boostcharging và phương thức sạc xung. Trong đó, các phương thức sạc xung và phương thức sạc dòng điện không đổi nhiều pha có thể giúp giảm thời gian sạc và không ảnh hưởng đến chất lượng cũng như tuổi thọ của pin Li-Ion. Các phương thức sạc này yêu cầu thuật toán tối ưu cho tần số xung hoặc dòng điện trong suốt tiến trình sạc và mới chỉ được thực hiện ở mức mô phỏng hệ thống dựa trên các công cụ hỗ trợ lập trình như máy tính cá nhân và hệ vi điều khiển khả trình. Tương tự, phương thức sạc Boostcharging cũng giúp giảm được thời gian sạc pin, nhưng phương thức sạc này chưa đảm bảo hiệu quả sử dụng năng lượng lưu trữ trong pin Li-Ion. Ngoài hạn chế về thời gian sạc dài hơn so với các phương thức sạc khác, phương thức sạc dòng điện không đổi-điện áp không đổi có khả năng thực thi phần cứng mạch tích hợp và đưa ra các yêu cầu về dòng điện và điện áp sạc phù hợp cho pin Li-Ion. Cho nên, phương thức sạc dòng điện không đổi-điện áp không đổi vẫn được xem là phương thức sạc chuẩn được áp dụng phổ biến trong các thiết kế mạch sạc pin Li-Ion [8-24].

Qua đó cho thấy rằng, thiết kế mạch sạc giữ vai trò quan trọng trong việc đảm

bảo độ tin cậy và an toàn cho pin Li-Ion cũng như các thiết bị điện tử trong suốt tiến trình sạc. Các thiết kế mạch sạc phải đạt hoạt động ổn định và thực hiện chức năng

cung cấp dòng điện, điện áp sạc phù hợp với mỗi giai đoạn sạc. Điều này sẽ đảm

bảo cho pin Li-Ion không bị ảnh hưởng bởi các điều kiện hoạt động quá mức. Bên

cạnh đó, các yêu cầu cải thiện về kích thước thiết kế, khả năng tích hợp trên chíp, hiệu suất và hiệu năng hoạt động luôn được xem xét trong các thiết kế mạch sạc pin Li-Ion. Vì vậy, vấn đề nghiên cứu và thiết kế mạch sạc có hoạt động chính xác theo phương thức sạc và đạt hiệu năng cao luôn nhận được sự quan tâm của các nhà khoa

học trong nước và quốc tế. Điều này cũng được thể hiện thông qua các công trình

công bố về thiết kế mạch sạc theo phương thức sạc dòng điện không đổi-điện áp

không đổi trong những năm gần đây [25-39].

Xét trên khía cạnh cấu trúc thiết kế, các nghiên cứu thiết kế mạch sạc dựa trên

cấu trúc LDO (Low Drop-Out) [17, 18, 26, 29, 31] đưa ra khả năng đáp ứng điều

khiển nhanh, chính xác và khả năng tích hợp cao. Những hạn chế của cấu trúc thiết

kế này là hiệu suất công suất thấp (trên/dưới 70 %) do giá trị sai lệch lớn giữa điện

áp cung cấp với điện áp pin Li-Ion và tăng tổn hao nhiệt khi mạch sạc hoạt động với

dòng điện lớn. Tương tự, thiết kế mạch sạc dựa trên cấu trúc mạch biến đổi DC-DC

kiểu tụ điện trong [12] cũng đưa ra khả năng tích hợp cao và hiệu suất công suất

thấp (< 70 %). Vấn đề về hiệu suất công suất có thể được cải thiện bởi các thiết kế

mạch sạc dựa trên cấu trúc mạch biến đổi DC-DC kiểu giảm áp trong [19, 21, 24,

27, 28, 30]. Những cấu trúc thiết kế này đưa ra hiệu suất công suất cao (> 80 %),

mức độ tích hợp trên chíp thấp hơn so với các thiết kế mạch sạc dựa trên cấu trúc

LDO và khả năng cách ly chưa tốt cho pin Li-Ion có thể dẫn đến tổn thất năng

lượng của pin khi mạch DC-DC hoạt động trong chế độ dẫn dòng không liên tục. Bên cạnh đó, các thiết kế mạch sạc dựa trên thiết kế kết hợp giữa cấu trúc mạch

DC-DC kiểu tăng điện áp hoặc cấu trúc mạch DC-DC kiểu Flyback với thiết kế

mạch sạc dựa trên cấu trúc LDO trong [9] và [8] cũng đưa ra hiệu suất cao và cải thiện được độ cách ly cho pin Li-Ion. Tuy nhiên, các cấu trúc thiết kế này này sử dụng các phần tử thiết kế ngoài chíp với kích thước lớn dẫn đến tăng kích thước mạch thiết kế PCB (Printed Circuit Board) và chưa phù hợp để áp dụng cho các thiết bị điện tử di động cầm tay với kích thước nhỏ gọn.

Xét trên khía cạnh cải thiện hiệu năng hoạt động của thiết kế mạch sạc, giải

pháp sạc nhanh được đưa ra trong các nghiên cứu thiết kế mạch sạc [13, 14, 28, 30] nhằm cải thiện đáng kể thời gian sạc theo phương thức sạc dòng điện không đổi-

điện áp không đổi. Trong giải pháp thiết kế này, mạch cảm biến nội trở được thực

hiện để xác định nội trở của pin Li-Ion, dựa vào đó, ngưỡng điện áp chuẩn tham chiếu cho tiến trình sạc được tăng với giá trị đúng bằng điện áp rơi trên nội trở của

pin nhằm mở rộng thời gian sạc trong chế độ sạc dòng điện không đổi có giá trị lớn.

Điều này đã giúp giảm đáng kể thời gian sạc trong chế độ điện áp không đổi dẫn

đến giảm thời gian tổng thể của cả tiến trình sạc. Hạn chế của giải pháp này là tăng kích thước mạch thiết kế do thực hiện thêm mạch cảm biến nội trở của pin và vấn đề sạc quá mức điện áp có thể xảy ra sẽ ảnh hưởng đến chất lượng cũng như tuổi thọ của pin Li-Ion. Bên cạnh đó, các nghiên cứu trong [11, 13, 16, 21, 28, 30] đã

đưa ra giải pháp thực hiện chuyển tiếp chế độ sạc ổn định nhằm cải thiện ảnh hưởng

bởi nội trở của pin đến hoạt động ổn định của hệ thống mạch sạc. Các cấu trúc

nguồn dòng rẽ nhánh được áp dụng cho giải pháp thiết kế này để khắc phục chuyển

tiếp đột ngột khi mạch sạc chuyển từ chế độ sạc dòng điện không đổi sang chế độ

sạc điện áp không đổi. Theo đó, dòng điện nhánh tương ứng với chế độ sạc điện áp

không đổi tăng dần tại thời điểm chuyển đổi chế độ sạc sẽ làm giảm dần dòng điện

nhánh tương ứng của chế độ sạc dòng điện không đổi, kết quả là quá trình chuyển

tiếp chế độ sạc được ổn định. Ngoài ra, giải pháp thiết kế chuyển tiếp chế độ sạc ổn

định chưa được nghiên cứu để thực hiện trên các thiết kế mạch sạc sử dụng cấu trúc

mạch điều khiển logic trong [8, 12, 31, 33]. Trong hầu hết các thiết kế mạch sạc sử

dụng cấu trúc mạch điều khiển logic đều áp dụng dòng điện hoặc điện áp tham

chiếu riêng biệt tương ứng cho mỗi chế độ sạc. Các dòng điện/điện áp tham chiếu

này sẽ được mở/ngắt thông qua điều khiển các chuyển mạch điện tử. Sự sai khác về

thời điểm mở/ngắt của các tín hiệu điều khiển có thể gây ra đột biến xung nhọn với

biên độ lớn trong dòng điện sạc gây ảnh hưởng đến chất lượng của pin Li-Ion và

hoạt động ổn định của hệ thống mạch sạc. Vấn đề này cũng chưa được xem xét và cải thiện trong các nghiên cứu thiết kế mạch sạc pin Li-Ion đã công bố.

Những vấn đề được nêu ra ở trên đã chứng tỏ rằng, thiết kế mạch sạc không chỉ yêu cầu cung cấp dòng điện và điện áp ra phù hợp cho pin Li-Ion mà còn yêu cầu cải thiện các vấn đề như: hiệu suất công suất đối với các thiết kế mạch sạc kiểu tuyến tính (các mạch sạc dựa trên cấu trúc LDO), độ cách ly cho pin Li-Ion trong các thiết kế mạch sạc kiểu chuyển mạch (các mạch sạc dựa trên cấu trúc mạch biến đổi DC-DC), đột biến xung nhọn trong dòng điện sạc và chuyển tiếp chế độ sạc không ổn định đối với các thiết kế mạch sạc sử dụng cấu trúc mạch điều khiển logic. Vì vậy, nghiên cứu thiết kế hệ thống mạch sạc pin Li-Ion hiệu năng cao và phù hợp để áp dụng trong các thiết bị di động cầm tay với kích thước nhỏ gọn là hướng nghiên cứu mang tính thời sự, có giá trị khoa học và thực tiễn. Hướng nghiên

cứu này thật sự là thách thức và cũng là động lực mạnh mẽ thôi thúc tác giả lựa chọn và thực hiện nội dung nghiên cứu trong luận án này.

2. Mục tiêu, đối tƣợng, phƣơng pháp và phạm vi nghiên cứu

Mục tiêu nghiên cứu:

− Nghiên cứu đề xuất một số giải pháp cải thiện hiệu năng của mạch sạc pin

Li-Ion hoạt động với dải điện áp cung cấp thay đổi thích ứng.

− Đề xuất giải pháp thiết kế mạch biến đổi DC-DC kiểu giảm áp cho mạch sạc hiệu năng cao. Cấu trúc mạch DC-DC kiểu giảm áp đảm bảo cho hệ thống mạch sạc pin Li-Ion đạt hiệu suất cao và cải thiện được kích thước mạch thiết kế.

Các nội dung đề xuất nêu trên đều hướng đến mục tiêu chính của luận án là

nghiên cứu thực hiện hệ thống mạch sạc pin Li-Ion hiệu năng cao.

Đối tượng nghiên cứu:

Nhằm đạt được các mục tiêu nghiên cứu của luận án, các giải pháp thiết kế cho hệ thống mạch sạc đã đề xuất sẽ được đưa ra dựa trên nghiên cứu và phân tích các thiết kế mạch sạc pin Li-Ion và mạch biến đổi DC-DC. Cùng với đó, các phần tử mạch chức năng (mạch gương dòng điện, mạch khuếch đại thuật toán, mạch so sánh điện áp/dòng điện v.v) cũng được xem là cơ sở để thực hiện thiết kế hệ thống. Theo đó, đối tượng nghiên cứu chính của luận án liên quan trực tiếp đến các cấu trúc thiết kế của mạch sạc pin Li-Ion kiểu tuyến tính, mạch biến đổi DC-DC kiểu giảm áp và các phần tử mạch chức năng dựa trên công nghệ CMOS.

Phương pháp nghiên cứu:

Phương pháp nghiên cứu được sử dụng trong luận án là nghiên cứu lý thuyết kết hợp với thiết kế và mô phỏng trên máy tính. Trên cơ sở nghiên cứu, phân tích những tài liệu và công trình công bố khoa học liên quan trực tiếp đến đề tài nghiên cứu của luận án, các giải pháp thiết kế cho hệ thống mạch sạc đã đề xuất được đưa ra và thực hiện trên công cụ thiết kế vi mạch Cadence. Các kết quả dựa trên mô phỏng tin cậy được thực hiện để đánh giá và kiểm chứng đặc tính hoạt động của hệ thống thiết thiết kế cũng như tính đúng đắn của các giải pháp thiết kế đã đề xuất.

Phạm vi nghiên cứu:

Nội dung nghiên cứu của luận án nhằm thực hiện hệ thống mạch sạc pin Li-Ion hiệu năng cao dựa trên sự kết hợp giữa mạch biến đổi DC-DC kiểu giảm áp và mạch sạc pin Li-Ion kiểu tuyến tính hoạt động với nguồn cung cấp thay đổi thích ứng. Theo đó, phạm vi nghiên cứu của luận án tập trung nghiên cứu cơ chế điều

khiển và cấu trúc thiết kế của các mạch sạc pin Li-Ion kiểu tuyến tính theo phương

thức sạc dòng điện không đổi-điện áp không đổi nhằm đề xuất các giải pháp cải thiện hiệu năng của mạch sạc pin Li-Ion, phân tích cấu trúc thiết kế mạch biến đổi

DC-DC kiểu giảm áp dựa trên điều chế độ rộng xung PWM để đưa ra giải pháp

thiết kế phù hợp cho mạch tải là mạch sạc pin Li-Ion, phân tích đặc tính hoạt động

và cấu trúc thiết kế của các mạch chức năng tương tự dựa trên công nghệ CMOS nhằm đưa ra cấu trúc thiết kế phù hợp áp dụng trong hệ thống mạch sạc đã đề xuất của luận án.

3. Các kết quả đạt đƣợc của luận án

 Mạch sạc pin Li-Ion đã thực hiện đáp ứng được yêu cầu về dòng điện và điện áp đầu ra theo phương thức sạc CC-CV và đạt hiệu suất cao (hiệu suất trung bình

đạt 88,6 % và 92,1 % tương ứng với các chế độ sạc TC và LC). Các vấn đề đột biến

xung nhọn trong dòng điện sạc và chuyển tiếp chế độ sạc không ổn định đã được cải

thiện. Trong đó, các giải pháp cải thiện hiệu năng được đưa ra như sau:

− Áp dụng nguồn dòng song song nhằm cung cấp dòng điện sạc lớn (0,5C) trong chế độ sạc LC mà vẫn đảm bảo dòng điện sạc nhỏ (0,1C) trong chế độ sạc TC.

Giải pháp giảm điện áp tham chiếu để áp dụng mạch so sánh có trễ trong mạch tạo

điện áp điều khiển giúp cải thiện tính ổn định cho các tín hiệu điều khiển. Khuếch

đại OTA được áp dụng trong mạch điều khiển dòng điện sạc nhằm cải thiện khả

năng điều khiển chính xác dòng điện sạc và giảm công suất tiêu thụ tĩnh trong mạch

điều khiển. Nội dung của các đề xuất này được trình bày và công bố trong các hội

nghị [HN1], [HN2] và tạp chí [TC1].

− Giải pháp thực hiện mạch tạo dòng điện tham chiếu liên tục nhằm cải thiện vấn đề đột biến xung nhọn trong dòng điện sạc và hoạt động không ổn định của

mạch sạc tại các thời điểm chuyển tiếp chế độ sạc. Kết quả của đề xuất này được

trình bày và công bố trong hội nghị [HN3] và tạp chí [TC2].

 Hệ thống mạch sạc pin Li-Ion đã đề xuất đạt hoạt động ổn định trong cả tiến trình sạc, đạt hiệu suất cao (hiệu suất trung bình đạt 86 % trong các chế độ sạc TC và LC), đạt độ cách ly tốt cho pin Li-Ion, cung cấp dòng điện và điện áp ra phù hợp cho pin Li-Ion theo phương thức sạc CC-CV. Trong đó, giải pháp thiết kế mạch biến đổi DC-DC kiểu giảm áp cho mạch sạc được thực hiện như sau:

− Hướng phân tích thiết kế theo đặc tính hoạt động của mạch sạc được thực hiện nhằm đảm bảo cho mạch DC-DC đáp ứng được yêu cầu đầu ra thay đổi trong dải rộng (dải thay đổi của dòng điện và điện áp ra tương ứng là 50 – 1000 mA và

2,3 – 4,5 V) cho mạch tải là mạch sạc pin Li-Ion.

− Phân tích và thực hiện giải pháp bù tần số giúp mạch biến đổi DC-DC đạt hoạt động ổn định trong chế độ dẫn dòng liên tục CCM, nhờ đó hoạt động của hệ

thống mạch sạc cũng đạt được ổn định. Đồng thời, giải pháp lựa chọn cấu trúc thiết

kế phù hợp để thực hiện các phần tử chức năng trong mạch DC-DC đã góp phần cải

thiện khả năng điều khiển chính xác điện áp ra thay đổi thích ứng và hiệu suất tổng thể của hệ thống mạch sạc.

Nội dung của đề xuất này đã được trình bày và công bố trong hội nghị [HN4] và

tạp chí [TC3].

4. Cấu trúc của luận án

Cấu trúc của luận án bao gồm ba chương như sau:

Chương 1 trình bày ngắn gọn các vấn đề cơ bản về pin sạc Li-Ion bao gồm đặc

tính hoạt động, các yếu tố ảnh hưởng đến chất lượng và mô hình hoạt động của pin

Li-Ion. Qua đó cho thấy, pin Li-Ion cần được sạc với điều kiện dòng điện và điện áp

phù hợp nhằm đảm bảo dung lượng khả dụng và tuổi thọ của pin. Bên cạnh đó, các phương thức sạc phù hợp cho pin Li-Ion được đưa ra và đánh giá dựa trên các điều

kiện hoạt động an toàn cho pin và khả năng thực thi trên phần cứng mạch tích hợp.

Các cấu trúc thiết kế mạch sạc kiểu tuyến tính và kiểu chuyển mạch cũng như cấu

trúc thiết kế các mạch chức năng sử dụng công nghệ CMOS cũng được phân tích rõ

ràng nhằm cung cấp cơ sở lý thuyết về đặc tính hoạt động và nguyên lý thiết kế của

mạch sạc pin Li-Ion. Đây được xem là cở sở nền tảng cho quá trình nghiên cứu và

phân tích thiết kế trong các chương tiếp theo của luận án.

Nội dung trong chương 2 đưa ra cấu trúc mạch sạc pin Li-Ion kiểu tuyến tính

bao gồm nguồn dòng song song, mạch cảm biến dòng điện, mạch điều khiển dòng

điện sạc và mạch tạo dòng điện/điện áp. Nhằm mục đích nâng cao hiệu suất công suất của hệ thống, cấu trúc mạch sạc sẽ được thiết kế để hoạt động với dải điện áp

cung cấp thay đổi thích ứng theo điện áp pin. Trên cơ sở nghiên cứu và phân tích các công trình khoa học đã công bố trước đó, những vấn đề còn tồn tại và giải pháp cải thiện hiệu năng được đưa ra để thực hiện cho các khối chức năng trong mạch sạc pin Li-Ion. Trong đó, một số giải pháp cải thiện hiệu năng của mạch sạc đã đề xuất bao gồm mạch nguồn dòng song song, áp dụng mạch khuếch đại truyền dẫn OTA trong mạch điều khiển dòng điện sạc và áp dụng mạch so sánh có trễ cùng với mạch tạo dòng điện tham chiếu liên tục trong mạch tạo dòng điện/điện áp. Trong nội dung còn lại của chương này, các kết quả mô phỏng tin cậy của mạch sạc đã thiết kế được

đưa ra nhằm mục đích đánh giá và kiểm chứng đặc tính hoạt động của mạch sạc

cũng như tính đúng đắn của các giải pháp cải thiện hiệu năng đã đề xuất.

Nội dung nghiên cứu trọng tâm trong chương 3 đưa ra cấu trúc hệ thống mạch

sạc pin Li-Ion hiệu năng cao dựa trên sự kết hợp giữa cấu trúc mạch biến đổi DC-

DC và cấu trúc mạch sạc đã thực hiện trong chương 2. Theo đó, giải pháp thiết kế

mạch biến đổi DC-DC kiểu giảm áp cho mạch sạc pin Li-Ion được đề xuất nhằm đảm bảo cho hệ thống mạch sạc đạt hiệu suất và hiệu năng cao. Trong nội dung tiếp theo của chương, mạch DC-DC với tải là mạch sạc được phân tích thiết kế chi tiết cho các khối mạch chức năng. Giải pháp thực hiện mạch bù tần số loại III cùng với

hướng phân tích thiết kế theo đặc tính hoạt động của mạch sạc được thực hiện nhằm

đảm bảo yêu cầu hoạt động ổn định và đầu ra dải rộng của mạch DC-DC. Tính ổn

định của hệ thống mạch sạc cũng được xem xét dựa trên phân tích các mô hình hoạt

động xoay chiều tương ứng theo các chế độ hoạt động của mạch sạc. Cuối cùng, đặc

tính hoạt động của mạch DC-DC và hệ thống mạch sạc đã đề xuất được đánh giá và

thảo luận thông qua các kết quả mô phỏng trung thực của mạch DC-DC tương ứng

với các trường hợp tải điện trở và tải là mạch sạc pin Li-Ion.

CHƢƠNG 1

TỔNG QUAN VỀ MẠCH SẠC PIN LI-ION

1.1. Giới thiệu chƣơng

Nội dung trình bày trong chương này đề cập các vấn đề cơ bản về pin Li-Ion và

tổng quan về thiết kế mạch sạc theo phương thức sạc dòng điện không đổi-điện áp

không đổi. Trước tiên, các đặc tính và điều kiện hoạt động của pin Li-Ion được mô tả ngắn gọn trong mục 1.2. Trong nội dung tiếp theo, các phương thức sạc pin Li-

Ion được trình bày nhằm đưa ra phân tích đánh giá phù hợp dựa trên yếu tố đảm bảo

an toàn cho pin và khả năng thực thi trên phần cứng mạch tích hợp sử dụng công

nghệ CMOS. Nguyên lý thiết kế mạch sạc sẽ được phân tích rõ ràng trên cơ sở cấu trúc ổn định kiểu tuyến tính và cấu trúc ổn định kiểu chuyển mạch. Đồng thời, cấu

trúc thiết kế của các mạch chức năng sử dụng trong thiết kế mạch sạc cũng được đề

cập trong nội dung của chương này.

1.2. Sơ lƣợc về pin sạc Li-Ion

1.2.1. Giới thiệu chung

Ngày nay, các loại pin sạc lại được (pin sạc) đã và đang giữ vai trò trọng yếu

trong việc cung cấp nguồn cho một số thiết bị điện tử dân dụng và thiết bị đầu cuối

viễn thông. Một số loại pin sạc đang được sử dụng phổ biến bao gồm: pin Chì-Axít

(LA), Niken-Catmi (NiCd), Niken-Kim loại-Hydrua (NiMH) và Lithi-Ion (Li-Ion)

[40, 41]. Đặc tính chung của pin sạc là biến đổi điện năng thành hóa năng trong quá

trình lưu trữ năng lượng (quá trình sạc) và biến đổi hóa năng thành điện năng trong

quá trình cung cấp năng lượng cho mạch tải (quá trình xả).

Bảng 1.1. Đặc tính cơ bản của một số loại pin sạc phổ biến.

Loại pin sạc

NiCd

NiMH

Li-Ion1

30 – 40

40 – 60

30 – 80

120 – 150

Năng lượng riêng ( ⁄ )

60 – 70

50 – 150

140 – 300

250 – 450

Mật độ năng lượng ( ⁄ )

1,2

3,6 – 3,8

Điện áp trung bình ( )

Số chu kỳ sạc/xả

300 – 800

1000 – 2000

500 – 1500

> 500

⁄

3 – 5

1 – 5

)

Tốc độ tự xả (

−20 – 60

−40 – 60

−20 – 60

Dải nhiệt độ hoạt động ( ) 1 Pin Li-Ion với catôt là hợp chất

Tuy nhiên, mỗi loại pin sạc sẽ có các tham số đặc tính phụ thuộc vào các loại vật

liệu cấu thành nên phần tử pin. Trên cơ sở lý thuyết về các loại pin sạc trong [1, 42], các tham số đặc tính của pin sạc được liệt kê trong bảng 1.1. Trong đó, pin Li-Ion có

nhiều ưu điểm nổi bật như mật độ năng lượng cao, năng lượng riêng lớn, độ tự xả

thấp và điện áp hoạt động cao. Vì vậy, pin Li-Ion đã và đang được sử dụng phổ biến

trong hầu hết các thiết bị điện tử như máy tính xách tay, máy tính bảng, điện thoại di động và các công cụ kỹ thuật số v.v.

Hình 1.1. Chu trình hoạt động sạc/xả của pin Li-Ion [40].

Bảng 1.2. Chu trình phản ứng hóa học bên trong pin Li-Ion.

Chu trình sạc

Chu trình xả

Tại catôt

Tại anôt

Tổng quát

Các thành phần cơ bản của pin gồm có: Catôt (điện cực dương) được cấu thành từ hợp chất ôxit kim loại như là , , hoặc ( ) v.v. Anôt (điện cực âm) thường là vật liệu graphit hoặc cacbon. Chất điện phân là hỗn hợp của dung môi hữu cơ Etylen Cacbonat (EC) và muối lithi ( ). Màng cách ly giữa catôt và anôt thường được tạo ra từ các loại vật liệu Polyetylen (PE) hoặc Polypropylen (PP). Hình 1.1 minh họa cơ chế hoạt động của pin Li-Ion loại catôt là hợp chất . Trong chu trình sạc, dưới tác dụng của năng lượng điện từ mạch ngoài, các ion Li+ tách khỏi cấu trúc phân lớp của và di chuyển có hướng từ catôt đến anôt thông qua môi trường chất điện phân và màng cách li. Đồng thời, các điện tử e- được giải phóng từ quá trình ôxy hóa chạy theo hướng catôt - mạch ngoài - anôt. Tại anôt, các ion Li+ được đan xen vào cấu trúc phân lớp để tạo thành . Trong chu trình xả, các ion Li+ được tách đan xen và các điện tử

e- từ anôt di chuyển theo hướng ngược lại so với chu trình sạc nhằm tạo lại hợp chất ban đầu tại catôt và giải phóng năng lượng điện cung cấp cho mạch tải. Như vậy, nguyên lý hoạt động của pin Li-Ion dựa trên cơ chế điện hóa có tính thuận

nghịch. Các phản ứng hóa học trong chu trình hoạt động của pin Li-Ion được thể hiện rõ trong bảng 1.2.

1.2.2. Các yếu tố ảnh hƣởng đến chất lƣợng pin Li-Ion

Pin Li-Ion được xem là loại pin sạc có thời gian sử dụng (tuổi thọ của pin Li-

Ion) lâu dài. Tuy nhiên, khi hoạt động trong các điều kiện quá mức về nhiệt độ và chế độ hoạt động, dung lượng pin sẽ bị suy giảm nhanh dẫn đến thời gian sử dụng của pin cũng bị giảm theo. Nghiêm trọng hơn là pin có thể bị phá hỏng bởi hiện

tượng quá nhiệt hoặc ngắn mạch bên trong [43, 44]. Bởi vì dung lượng và thời gian sử dụng của pin Li-Ion phụ thuộc vào tính ổn định cấu trúc của hợp chất cấu thành

các điện cực, đặc tính điện hóa của các điện cực và độ ổn định cấu trúc bên trong của pin. Những đặc tính này đều liên quan đến quá trình khuếch tán các ion Li+ trong môi trường chất điện phân và các điện cực, suy giảm bởi nội trở, quá trình

phân ly chất điện phân và đặc tính bề mặt phân ly giữa các điện cực và môi trường

chất điện phân. Chi tiết hơn về cơ chế gây tổn thất dung lượng bên trong pin Li-Ion

được đưa ra trong các nghiên cứu [4, 45, 46]. Theo đó, quá trình suy giảm dung

lượng được bắt nguồn từ các phản ứng phụ và sự tác động lẫn nhau giữa hợp chất

hóa học tại catôt, anôt với môi trường chất điện phân. Như vậy, pin Li-Ion vẫn bị

mất dần dung lượng ngay cả khi hoạt động trong điều kiện bình thường và dung

lượng của pin sẽ bị suy giảm nghiêm trọng hơn khi hoạt động trong các điều kiện

quá mức, điển hình là điều kiện nhiệt độ quá mức, hoạt động sạc/xả quá mức và tốc

độ sạc/xả nhanh.

1.2.2.1. Ảnh hưởng của điều kiện nhiệt độ quá mức

Nhìn chung, pin Li-Ion điển hình có thể hoạt động trong dải nhiệt độ rộng (hoạt động sạc: 0 – 45 oC, hoạt động xả: −20 – 60 oC). Các đặc tính của pin rất nhạy với các điều kiện nhiệt độ khác nhau. Do đó, hiệu năng hoạt động, dung lượng và độ an toàn của pin Li-Ion đều bị ảnh hưởng bởi yếu tố nhiệt độ môi trường. Trong điều kiện nhiệt độ cao kết hợp với trạng thái dung lượng SOC cao sẽ làm tăng cường các quá trình gây tổn thất dung lượng bên trong pin Li-Ion. Điển hình là quá trình suy giảm các hoạt chất tại catôt và tăng kích thước lớp phân ly (SEI) giữa anôt và môi trường chất điện phân. Điều này được xem là nguyên nhân chính gây tổn thất các ion lithi và tăng nội trở của pin Li-Ion. Các thống kê trong bảng 1.3 đã thể hiện mức độ tổn thất dung lượng theo nhiệt độ và trạng thái dung lượng ngay cả khi pin

không hoạt động. Tương tự, các nghiên cứu trong [47] cũng đã trình bày và giải

thích đầy đủ quá trình tổn thất dung lượng pin lần lượt là 31 % và 36 % sau 800 chu kỳ hoạt động tại các mức nhiệt độ tương ứng 25 oC và 45 oC. Trong khi, dung lượng tổn thất là 60 % sau 600 chu kỳ hoạt động tại nhiệt độ 50 oC và 70 % sau 500 chu kỳ hoạt động với nhiệt độ 55 oC. Nghiêm trọng hơn, khi pin Li-Ion hoạt động trong điều kiện nhiệt độ trên 65 oC, mức dung lượng tổn thất đã là 22 % chỉ sau 29 chu kỳ hoạt động [48, 49].

Bảng 1.3. Dung lượng suy giảm theo nhiệt độ trong quá trình bảo quản [50].

Nhiệt độ ( )

Dung lượng khả dụng ( ) (SOC = 40 %) (sau 1 năm)

Dung lượng khả dụng ( ) (SOC = 100 %) (sau 1 năm)

60 (sau 03 tháng)

Ngược lại, khi pin Li-Ion đang trong quá trình sạc nhanh tại điều kiện nhiệt độ quá thấp (< −10 oC ) [51-53], quá trình kết tủa các ion kim loại lithi xảy ra trên bề mặt anôt là nguyên nhân chính gây tổn thất dung lượng không thể khôi phục bên

trong pin Li-Ion. Hơn nữa, nếu pin Li-Ion hoạt động tại mức nhiệt độ thấp hơn −20 oC thì hiệu năng hoạt động của pin sẽ bị suy giảm nghiêm trọng và dung lượng khả dụng chỉ đạt khoảng 60 % so với mức dung lượng 100 % tại điều kiện nhiệt độ hoạt

động bình thường.

1.2.2.2. Ảnh hưởng của hoạt động sạc/xả quá mức

Dải điện áp hoạt động của pin Li-Ion điển hình thường có giá trị từ 2,5 V đến

4,2 V tương ứng với trạng thái dung lượng SOC từ 0 % đến 100 %. Trong quá trình

hoạt động sạc/xả, điện áp sạc pin lớn hơn ngưỡng giá trị 4,2 V được xem là sạc quá

mức điện áp (overcharge) và điện áp xả nhỏ hơn 2,5 V được xem là xả quá mức điện áp (over-discharge). Cả hai yếu tố này đều ảnh hưởng đáng kể đến hiệu năng hoạt động, dung lượng và độ an toàn của pin Li-Ion.

Hoạt động sạc quá mức [54, 55] của pin Li-Ion gây ra sự suy giảm đáng kể

trong cấu trúc của anôt và catôt. Quá trình kết tủa sẽ diễn ra nhanh hơn hoạt động

đang xen của các ion kim loại lithi tại anôt. Điều này dẫn đến sự hình thành cây ion có kích thước tăng dần theo thời gian và đây cũng là nguyên nhân chính gây ra ngắn

mạch bên trong. Đồng thời, sự tác động lẫn nhau giữa các ion lithi kết tủa trên bề

mặt anôt với môi trường chất điện phân cũng tạo ra các phản ứng sinh nhiệt bên

trong pin Li-Ion. Tại catôt, hoạt động sạc quá mức sẽ làm suy giảm đáng kể các ion kim loại lithi dẫn đến mất ổn định cấu trúc tinh thể của catôt và tạo ra phản ứng sinh

nhiệt. Như vậy, mức độ tổn thất các ion lithi do phản ứng kết tủa tại anôt ảnh hưởng

trực tiếp đến sự suy giảm dung lượng pin. Các phản ứng sinh nhiệt tại anôt và catôt,

cũng như vấn đề ngắn mạch bên trong đều có thể phát sinh hiện tượng quá nhiệt gây nguy hại nghiêm trọng cho pin Li-Ion.

Tương tự, hoạt động xả quá mức [56] cũng có thể làm suy giảm dung lượng và hư hại đáng kể cho cấu trúc bên trong của pin Li-Ion. Bởi vì thanh góp dòng (kim

loại đồng) tại anôt bị ăn mòn trong suốt quá trình xả quá mức, các ion kim loại đồng

được hòa tan trong môi trường chất điện phân gây ảnh hưởng đến các thành phần

bên trong của pin. Hơn nữa, nếu tăng mức độ hoạt động xả quá mức (< −13 %)

[57], quá trình kết tủa của các ion đồng sẽ phá vỡ màng cách ly và gây ra vấn đề

ngắn mạch bên trong. Mặc dù, hoạt động xả quá mức không tạo ra các phản ứng

sinh nhiệt trực tiếp. Tuy nhiên, một khi pin đã bị xả quá mức được sạc lại có thể dẫn

đến quá trình kết tủa ion lithi và cũng sẽ gây ra vấn đề quá nhiệt bất thường.

1.2.2.3. Ảnh hưởng của tốc độ sạc/xả nhanh

Khi pin hoạt động trong điều kiện tốc độ sạc/xả nhanh (dòng điện sạc/xả lớn) sẽ

gây ra sự suy giảm dung lượng và tăng nội trở của pin Li-Ion [45, 46]. Dòng điện

sạc/xả lớn phát sinh nhiệt độ cục bộ và làm biến đổi hoặc phá vỡ các lớp bề mặt của

các điện cực. Bên cạnh đó, trong điều kiện hoạt động này, quá trình biến đổi hóa

học chủ yếu tại anôt không đáp ứng được yêu cầu của dòng điện sạc/xả sẽ tạo ra các

phản ứng hóa học không mong muốn, cũng như sự thay đổi về kết cấu và tính ổn

định của các điện cực. Điều này làm ảnh hưởng đáng kể đến nội trở và dung lượng

của phần tử pin Li-Ion. Ngoài ra, trong suốt quá trình sạc nhanh tại điều kiện nhiệt độ thấp, quá trình kết tủa các ion lithi tại anôt dẫn đến các vấn đề ngắn mạch và quá nhiệt như đã trình bày trong mục 1.2.2.1.

1.2.3. Mô hình hoạt động của pin Li-Ion

Mô hình hoạt động của pin Li-Ion được sử dụng cho việc ước lượng trạng thái dung lượng SOC trong các hệ thống quản lý, giám sát hoạt động của pin và cung cấp mô hình mô phỏng hữu ích cho các thiết kế hệ thống mạch điện tử liên quan đến pin. Nhìn chung, các mô hình hoạt động của pin Li-Ion đã được nghiên cứu và thực

hiện trên cơ sở mô hình điện hóa, mô hình toán học và mô hình mạch tương đương.

Mô hình điện hóa [58-60] được thực hiện với các thuật toán phức tạp, yêu cầu

mức độ tính toán lớn trong thời gian dài. Do vậy, mô hình điện hóa thường được

dùng cho việc tối ưu các yếu tố thiết kế vật lý của pin, tìm hiểu và đánh giá các phản ứng điện hóa bên trong cũng như các mô hình quan hệ phụ thuộc giữa các

tham số vi mô (hoạt chất và phân bố nồng độ) với các tham số vĩ mô (điện áp và

dòng điện). Trong khi, mô hình toán học [61, 62] được thực hiện dựa trên các

phương trình thực nghiệm và phương pháp toán học nhằm mục đích dự đoán các đặc tính theo thời gian hoạt động, hiệu năng hoặc dung lượng của pin. Những phương pháp này không đưa ra bất kỳ thông tin nào về quan hệ giữa dòng điện và điện áp cần thiết cho quá trình tối ưu và mô phỏng mạch. Ngoài ra, hầu hết các mô

hình toán học đều có mức độ tính toán tương đối đơn giản so với các mô hình điện

hóa. Tuy nhiên, các mô hình này chỉ có thể hoạt động đối với các loại ứng dụng cụ

thể và có độ chính xác không cao, trong khoảng 5 %  20 %. Một số mô hình mạch

tương đương điển hình được xem xét và đánh giá trong [63-65]. Trong đó, các phần

tử điện trở, tụ điện và nguồn áp được áp dụng để mô tả trực quan quá trình hoạt

động sạc/xả của pin. Những mô hình này được thực hiện trong miền thời gian hoặc

miền tần số, nên mỗi phần tử đều có ý nghĩa vật lý rõ ràng và biểu thức toán học

đơn giản. Hơn nữa, với độ chính xác trong khoảng 1 %  5 %, mô hình mạch tương

đương được xem là giải pháp cân bằng giữa yếu tố tính toán phức tạp trong mô hình

điện hóa và độ chính xác thấp trong mô hình toán học. Nội dung phần này sẽ trình

bày một số mô hình mạch tương đương điển hình và mô hình mạch tương đương

dựa trên thời gian chạy.

1.2.3.1. Mô hình mạch tương đương

Mô hình nội trở: sơ đồ mạch của mô hình nội trở [66] được minh họa trong hình 1.2. Trong đó, nguồn điện áp lí tưởng VOCV đóng vai trò là điện áp hở mạch và điện trở RS được sử dụng để mô tả nội trở của pin Li-Ion. Các giá trị của điện áp hở mạch VOCV và điện trở RS được xác định bởi các hàm phụ thuộc vào tham số trạng thái dung lượng SOC và nhiệt độ. Tuy nhiên, mô hình này không thể mô tả các quá

trình hoạt động chuyển tiếp của pin, nên không thể ước lượng chính xác trạng thái dung lượng SOC trong suốt quá trình hoạt động sạc/xả của pin Li-Ion.

Hình 1.2. Sơ đồ mạch của mô hình nội trở.

Mô hình Thevenin: trong hình 1.3, sơ đồ mạch điển hình của mô hình Thevenin

[67, 68] được thực hiện bởi sự kết hợp giữa mạch RC song song với mô hình nội trở. Điều này giúp cải thiện nhược điểm của mô hình nội trở trong vấn đề mô tả đặc

tính động của pin Li-Ion. Mạch tương đương dựa trên mô hình Thevenin bao gồm ba thành phần chính là điện áp hở mạch VOCV, nội trở và điện dung tương đương. Trong đó, nội trở của pin được tổng hợp từ điện trở RS và điện trở phân cực RTrans. Điện dung tương đương CTrans kết hợp với điện trở phân cực RTrans thực hiện chức năng mô tả đáp ứng tức thời trong suốt quá trình hoạt động sạc/xả của pin. Mặc dù, mô hình Thevenin có thể mô tả hầu hết các đặc tính hoạt động của pin Li-Ion. Tuy

nhiên, các mạch tương đương dựa trên mô hình Thevenin đều không thể dự đoán

chính xác thời gian chạy trong các mô hình mô phỏng mạch.

Hình 1.3. Sơ đồ mạch của mô hình Thevenin.

Mô hình trở kháng: sơ đồ mạch tương đương dựa trên mô hình trở kháng xoay

chiều [69, 70] được đưa ra trong hình 1.4. Trong đó, nội trở và điện áp hở mạch của pin cũng được mô tả thông qua điện trở RS và nguồn điện áp VOCV. Phần tử LS là điện cảm kí sinh và trở kháng xoay chiều ZAC có chức năng mô tả các đặc tính điện hóa bên trong pin Li-Ion. Tuy nhiên, mô hình trở kháng phải dựa trên phương pháp

phổ tổng trở điện hóa (EIS) để xác định mô hình điện trở tương đương trong miền tần số và sau đó ánh xạ vào mạch trở kháng xoay chiều ZAC trong miền thời gian. Điều này cho thấy mức độ khó khăn và phức tạp trong việc thực hiện mô hình mô

phỏng mạch. Ngoài ra, mô hình này cũng không thể dự đoán đáp ứng điện áp DC và thời gian chạy pin khi mô phỏng mạch.

Hình 1.4. Sơ đồ mạch của mô hình trở kháng.

1.2.3.2. Mô hình mạch dựa trên thời gian chạy

Mô hình mạch đơn giản dựa trên thời gian chạy [71] trong hình 1.5 được sử dụng cho mô phỏng theo thời gian chạy pin và đáp ứng điện áp một chiều DC theo

điều kiện dòng điện sạc/xả không đổi.

Hình 1.5. Mô hình mạch đơn giản dựa trên thời gian chạy [72].

Trong đó, khối mạch A1 tạo ra điện áp VRate nhằm mục đích mô tả đáp ứng tức thời theo dòng điện pin ICh. Điện áp VSOC (0 – 1 V) tượng trưng cho trạng thái dung lượng SOC (0 – 100 %) theo thời gian hoạt động trong khối mạch B1. VSOC sẽ được xác định chính xác thông qua quá trình sạc/xả của dòng điện ICh trên tụ điện CBatt. Bên cạnh đó, các yếu tố ảnh hưởng đến trạng thái dung lượng SOC cũng được xem xét, bao gồm quá trình tự xả qua điện trở RSD và điện áp tổn hao VLost phụ thuộc vào VRate. Khối mạch C1 được thực hiện trên cơ sở mô hình nội trở đơn giản đã được trình bày trong mục 1.2.3.1. Mặc dù mô hình này có thể được thực hiện một cách dễ

dàng trong các chương trình mô phỏng mạch SPICE hoặc ngôn ngữ đặc tả phần

cứng mạch tích hợp tốc độ cao. Tuy nhiên, nhược điểm chính của mô hình vẫn là độ

chính xác không cao trong quá trình dự đoán thời gian chạy, cũng như đáp ứng điện

áp theo các dòng điện tải khác nhau.

Hình 1.6. Mô hình mạch chính xác dựa trên thời gian chạy.

Để cải thiện vấn đề này, mô hình mạch dựa trên thời gian chạy trong [72] được thực hiện với sự kết hợp những ưu điểm vốn có từ mô hình Thevenin, mô hình trở kháng và mô hình mạch đơn giản trong [71]. Mô hình mạch dựa trên thời gian chạy

trong hình 1.6 có thể mô phỏng chính xác các đặc tính động và đáp ứng điện áp DC

của pin theo thời gian chạy pin. Các tham số thiết lập cho các phần tử trong mô hình được xác định thông qua khảo sát thực nghiệm và sau đó được biểu diễn bằng các

biểu thức toán học. Trong khối mạch A2, trạng thái dung lượng SOC được biểu diễn thông qua điện áp VSOC trên tụ CBatt. Theo đó, SOC sẽ thay đổi động theo dòng điện ICh trong suốt quá trình hoạt động của pin. Giá trị của tụ CBatt đại diện cho dung lượng pin (C) được xác định theo biểu thức (1.1).

(1.1) ( ) ( )

Trong đó, dung lượng C của pin được tính theo đơn vị ampe-giờ (Ah), các hàm phụ thuộc f1(Cycle) và f2(Temp) đặc trưng cho các yếu tố (chu kỳ sạc/xả và nhiệt độ) ảnh hưởng đến dung lượng pin. Tuy nhiên, khi xem xét trong điều kiện hoạt động bình thường, mức độ suy giảm dung lượng của pin là rất nhỏ. Điều này cho phép thiết lập f1(Cycle) và f2(Temp) trong mô hình mạch mô phỏng đều có giá trị là 1. Bên cạnh đó, pin Li-Ion có ưu điểm là tốc độ tự xả thấp trong thời gian dài (2 – 8 %/tháng). Điện trở RSD đặc trưng cho quá trình tự xả của pin, thường được thiết lập tại mức giá trị rất lớn hoặc có thể bỏ qua.

Khối mạch B2 mô tả đầy đủ các đặc tính hoạt động của pin theo quan hệ điện áp-dòng điện (V-I). Trong đó, nguồn áp được điều khiển bằng điện áp VOCV(VSOC) thể hiện quan hệ phụ thuộc của điện áp hở mạch VOCV theo trạng thái dung lượng SOC. Điện trở nối tiếp RS là nội trở pin đặc trưng cho giá trị điện áp rơi tức thời. Các mạch RC song song bao gồm RTrans-S, CTrans-S với hằng số thời gian nhỏ và RTrans-L, CTrans-L với hằng số thời gian lớn được sử dụng để mô tả đáp ứng điện áp theo thời gian chạy. Như vậy, giá trị của các phần tử trong khối này đều có mối

quan hệ phụ thuộc theo trạng thái dung lượng SOC trong khối mạch A2 và được

xác định bởi các biểu thức toán học tương ứng (1.2) – (1.7).

(1.2) ( )

(1.3) ( )

(1.4) ( )

(1.5) ( )

(1.6) ( )

(1.7) ( )

Hơn nữa, mô hình mạch dựa trên thời gian chạy trong [72] đã được thực hiện và

mô phỏng trên công cụ thiết kế mạch tích hợp Cadence. Điều này cho thấy, mô hình

này hoàn toàn phù hợp cho việc thực hiện mô hình mạch mô phỏng cùng với các hệ thống thiết kế mạch điện tử khác.

1.3. Phƣơng thức sạc pin Li-Ion

1.3.1. Phƣơng thức sạc dòng điện không đổi-điện áp không đổi

Từ các yếu tố ảnh hưởng đến dung lượng khả dụng và mức độ an toàn của pin

đã được trình bày trong mục 1.2.2, quá trình sạc pin Li-Ion cần đạt được các yêu

cầu quan trọng này nhằm đảm bảo ngăn ngừa các vấn đề quá nhiệt do dòng điện sạc

lớn và sạc quá mức điện áp. Phương thức sạc dòng điện không đổi-điện áp không

đổi (CC-CV) [73-75] được minh họa trong hình 1.7. Theo đó, phương thức sạc CC- CV bao gồm ba giai đoạn sạc tương ứng là chế độ dòng điện nhỏ (TC), chế độ dòng

điện lớn (LC) và chế độ điện áp không đổi (CV).

Hình 1.7. Phương thức sạc CC-CV.

Chế độ sạc TC: khi điện áp pin VBatt nhỏ hơn giá trị điện áp chuẩn VL = 2,9 V, nội trở của pin Li-Ion có giá trị lớn. Pin sẽ được sạc với dòng điện không đổi, ICh-TC có giá trị nhỏ và tối đa là 0,1C (với C là dung lượng của pin được tính theo đơn vị Ah). Điều này giúp đảm bảo cho pin Li-Ion không bị ảnh hưởng hoặc phá hỏng do vấn đề quá nhiệt.

Chế độ sạc LC: điện trở nối tiếp (nội trở) của pin Li-Ion sẽ có giá trị nhỏ khi điện áp pin VBatt đạt giá trị lớn hơn điện áp chuẩn VL và nhỏ hơn VH = 4,2 V. Trong trường hợp này, dòng điện không đổi ICh-LC có giá trị lớn (thông thường là 0,5C – 0,7C) được sử dụng để sạc pin Li-Ion nhằm mục đích tăng tốc độ sạc pin dẫn đến

rút ngắn được thời gian sạc.

Chế độ sạc CV: ngay tại thời điểm điện áp pin VBatt đạt giá trị xấp xỉ điện áp chuẩn VH, pin Li-Ion được chuyển sang sạc ở chế độ CV. Trong chế độ sạc này, điện áp pin VBatt có giá trị không đổi và dòng điện sạc ICh-CV được điều khiển giảm dần cho đến khi đạt giá trị dòng điện ngắt ICutoff (trong khoảng 0,02C – 0,07C) thì quá trình sạc được kết thúc. Dòng điện sạc giảm dần trong chế độ CV nhằm mục đích giảm ảnh hưởng của điện áp rơi trên nội trở pin và giúp pin được sạc đầy dung lượng mà không bị sạc quá mức điện áp.

1.3.2. Phƣơng thức sạc Boostcharging

Phương thức sạc Boostcharging (BC) đề xuất trong [76] được áp dụng để sạc

nhanh cho pin đã xả hết dung lượng. Khi đó, pin có thể được sạc lại với dòng điện

rất cao trong một khoảng thời gian ngắn lúc bắt đầu mà không ảnh hưởng đến dung

lượng cũng như tuổi thọ của pin Li-Ion.

Hình 1.8. Phương thức sạc Boostcharging [76].

Hình 1.8 minh họa quá trình sạc pin Li-Ion theo phương thức sạc BC. Giai đoạn

đầu, pin được sạc theo chế độ CV trong khoảng thời gian ngắn (khoảng 5 phút) với điện áp không đổi có biên độ lớn (4,3 V) và dòng điện sạc rất cao so với dung lượng C của pin. Ngay sau đó, pin Li-Ion sẽ được chuyển sang phương thức sạc CC-CV như đã trình bày trong mục 1.3.1. Bởi vì giai đoạn sạc nhanh sử dụng điện áp và dòng điện sạc lớn, nên pin sạc đạt được mức dung lượng đáng kể (khoảng 30 % dung lượng khả dụng của pin) trong khoảng thời gian ngắn. Cơ chế này đã giúp

giảm thời gian sạc pin mà vẫn đảm bảo các yếu tố về dung lượng và an toàn cho pin

Li-Ion. Tuy nhiên, phương thức sạc BC yêu cầu xả hết dung lượng pin trước khi bắt

đầu tiến trình sạc lại. Điều này dẫn đến tăng kích thước, mức độ phức tạp cho thiết kế phần cứng mạch tích hợp và chưa đạt hiệu quả trong vấn đề quản lý và sử dụng

năng lượng của pin Li-Ion.

1.3.3. Phƣơng thức sạc dòng điện không đổi nhiều pha

Nhược điểm của phương thức sạc CC-CV trong mục 1.3.1 là pin Li-Ion được sạc ở chế độ CV trong thời gian quá lâu. Điều này có thể ảnh hưởng đến tuổi thọ của pin Li-Ion. Để khắc phục vấn đề này, phương thức sạc dựa trên dòng điện không đổi nhiều pha (MSCC) sẽ cung cấp dòng điện tối ưu trong từng giai đoạn sạc

nhằm cải thiện các vế đề về thời gian sạc và tuổi thọ của pin Li-Ion.

Thời gian sạc

Hình 1.9. Phương thức sạc MSCC [77].

Hình 1.9 minh họa phương thức sạc MSCC điển hình bao gồm năm giai đoạn

[77, 78]. Trong mỗi giai đoạn sạc, pin sẽ được sạc với dòng điện không đổi có giá

trị nhỏ hơn dòng điện trong giai đoạn sạc trước đó. Đồng thời, điện áp pin sẽ được sạc đến một giá trị ngưỡng đã được thiết lập trước Vlim (thường là 4,2 V), ngay tại thời điểm này, pin Li-Ion sẽ được chuyển sang giai đoạn sạc tiếp theo. Các dòng

điện tối ưu trong từng giai đoạn sạc pin có thể được xác định nhờ vào các thuật toán

khác nhau đã được đề xuất trong [77, 79, 80]. Tuy nhiên, các thuật toán này mới chỉ

được thực hiện dựa trên hệ vi điều khiển khả trình và máy tính cá nhân.

1.3.4. Phƣơng thức sạc xung

Sạc pin Li-Ion bằng xung dòng điện hoặc điện áp được xem là phương thức sạc nhanh và hiệu quả cho pin Li-Ion. Bởi vì phương thức sạc xung (PC) đã mang lại hiệu quả cho các quá trình diễn ra bên trong pin Li-Ion, điển hình là sự phân bố đều các ion trong chất điện phân, tăng tốc quá trình sạc và làm chậm sự phân cực dẫn

đến kéo dài tuổi thọ của pin Li-Ion [81, 82].

Phương thức sạc xung PC [83] được minh họa trong hình 1.10, gồm có chế độ tìm tần số tối ưu (SM), chế độ sạc xung (CM) và chế độ phát hiện sạc đầy pin

(FCDM). Yếu tố quan trọng trong phương thức sạc này là thực hiện thay đổi tần số

xung trong phạm vi nhất định để tìm ra tần số tối ưu cho tiến trình sạc pin. Khi đó, trở kháng của pin Li-Ion là nhỏ nhất và dòng điện sạc trung bình sẽ đạt hiệu quả cao

nhất. Tương tự, một phương thức sạc xung khác dựa trên việc thay đổi độ rộng

xung sạc cũng được thực hiện trong [84]. Nhìn chung, quá trình tối ưu hóa dựa trên

các thuật toán tối ưu được đề xuất trong [85, 86] đều liên quan đến mô hình mạch trở kháng xoay chiều AC bên trong pin Li-Ion. Điều này sẽ trở nên khó khăn, phức tạp trong việc thực thi phần cứng mạch tích hợp và thực hiện tối ưu hóa theo thời gian hoạt động của pin Li-Ion.

Hình 1.10. Phương thức sạc xung PC [83].

(a) Biểu đồ thời gian. (b) Sơ đồ trạng thái của phương thức sạc xung.

1.3.5. Đánh giá các phƣơng thức sạc

Từ những nội dung đã trình bày về các phương thức sạc pin Li-Ion ở trên và trong [6, 7, 75], các ưu và nhược điểm chính của mỗi phương thức sạc được đưa ra

trong bảng 1.4 cùng với những đánh giá chung như sau:

Phương thức sạc CC-CV có thể được thực hiện dễ dàng và hiệu quả trên phần

cứng mạch tích hợp, nên phương thức sạc này đã được áp dụng rộng rãi trong các

thiết kế mạch sạc pin Li-Ion. Nhược điểm chính của phương thức sạc này là thời gian sạc pin dài do ảnh hưởng từ nội trở của pin Li-Ion. Phương thức sạc BC được

xem là biến thể của phương thức sạc CC-CV. Xét về mức độ thực hiện trên phần

cứng mạch tích hợp và giảm đáng kể thời gian sạc pin, phương thức sạc BC có thể đáp ứng được các yêu cầu này mà không ảnh hưởng đến chất lượng pin Li-Ion. Tuy

nhiên, phương thức sạc BC yêu cầu pin phải được xả hết dung lượng trước khi sạc

lại. Điều này làm tăng thêm mạch xả năng lượng pin trong thiết kế mạch sạc và

không đạt hiệu quả về mặt quản lý và sử dụng năng lượng của pin Li-Ion.

Bảng 1.4. Ưu và nhược điểm của các phương thức sạc pin Li-Ion.

Phương thức sạc Ưu điểm

Nhược điểm

Thời gian sạc pin dài.

CC-CV

Yêu cầu xả dung lượng pin trước khi bắt đầu tiến trình sạc.

Đảm bảo an toàn cho pin Li-Ion, thực hiện được trên phần cứng mạch tích hợp. Đảm bảo an toàn cho pin Li-Ion, thời gian sạc ngắn và thực hiện được trên phần cứng mạch tích hợp.

MSCC

Đảm bảo an toàn cho pin Li-Ion, thời gian sạc ngắn.

Yêu cầu thuật toán tối ưu cho dòng điện sạc.

Đảm bảo an toàn cho pin Li-Ion, thời gian sạc ngắn.

Yêu cầu thuật toán tối ưu tần số xung điện áp/dòng điện sạc.

Trong khi, phương thức sạc MSCC đã mang lại khả năng cải thiện thời gian sạc

pin bằng cách giảm thời gian sạc trong chế độ CV mà không ảnh hưởng đến tuổi thọ

cũng như dung lượng khả dụng của pin Li-Ion. Xét về khía cạnh thực hiện thuật

toán tối ưu trong phương thức sạc MSCC, có nhiều thuật toán đã được đề xuất để

xác định biên độ và số pha tối ưu cho dòng điện sạc. Các thuật toán này mới chỉ

được thực hiện bằng lập trình trên hệ vi điều khiển và máy tính cá nhân hoặc rất khó

để thực thi trên phần cứng mạch tích hợp. Tương tự, Phương thức sạc xung PC có

thể đạt được hiểu quả sạc tốt, giảm thời gian sạc pin mà không ảnh hưởng đến dung

lượng và hiệu năng hoạt động của pin Li-Ion. Nhưng các thuật toán tối ưu tần số xung hoặc độ rộng xung sạc cũng rất khó để thực hiện trong thời gian chạy và thực

thi trên phần cứng mạch tích hợp.

Như vậy, với những ưu điểm về tính hiệu quả của phương thức sạc và khả năng thực thi trên phần cứng mạch tích hợp sử dụng công nghệ CMOS, phương thức sạc CC-CV vẫn được xem là phương thức sạc phổ biến được áp dụng để sạc pin Li-Ion và đây cũng là phương thức sạc được lựa chọn để thực hiện hệ thống mạch sạc hiệu

năng cao trong luận án này.

1.4. Cấu trúc thiết kế mạch sạc pin Li-Ion

Dựa trên phương thức sạc CC-CV được đưa ra trong mục 1.3.1, hoạt động của

mạch sạc pin Li-Ion là mạch ổn dòng trong chế độ sạc dòng điện không đổi CC (bao

gồm các chế độ sạc TC và LC) và là mạch ổn áp trong chế độ sạc điện áp không đổi

CV. Do đó, các thiết kế mạch sạc theo phương thức sạc CC-CV [87] có thể được thực hiện trên cơ sở cấu trúc ổn định kiểu tuyến tính (LR) gọi là mạch sạc kiểu

tuyến tính (Linear Charger) hoặc cấu trúc ổn định kiểu chuyển mạch (SWR) gọi là

mạch sạc kiểu chuyển mạch (Switching Charger).

1.4.1. Mạch sạc kiểu tuyến tính

1.4.1.1. Cấu trúc ổn định kiểu tuyển tính

Hình 1.11 minh họa cấu trúc mạch ổn áp kiểu tuyến tính, trong đó, transistor chuyển tiếp MP hoạt động như nguồn dòng phụ thuộc để cung cấp công suất cho mạch tải R và bù mọi biến động của điện áp ra VO. Theo cấu trúc điều khiển vòng kín, khi giá trị điện áp ra VO thay đổi theo hướng tăng hoặc giảm so với điện áp tham chiếu VRef, dòng điện cung cấp từ transistor chuyển tiếp MP sẽ được điều khiển giảm hoặc tăng thông qua mạch điều khiển nhằm đảm bảo cho điện áp ra VO được ổn định so với giá trị đã thiết kế. Với các ưu điểm là cấu trúc thiết kế đơn giản

và hoạt động ổn định điện áp liên tục theo thời gian, cấu trúc mạch ổn áp LR có

thành phần xoay chiều tại đầu ra nhỏ, tốc độ đáp ứng nhanh và được thực hiện dễ

dàng bởi thiết kế phần cứng mạch tích hợp sử dụng công nghệ CMOS. Bên cạnh đó, transistor chuyển tiếp MP loại PMOS cho phép mạch ổn áp hoạt động với mức điện áp sai lệch nhỏ (0,1 – 0,3 V) giữa điện áp vào VI và điện áp ra VO. Nên cấu trúc mạch trong hình 1.11 còn được gọi là mạch ổn áp kiểu LDO (Low Dropout).

Hình 1.11. Cấu trúc mạch ổn áp kiểu tuyến tính

Trong cấu trúc ổn áp LR, transistor chuyển tiếp MP được mắc nối tiếp giữa nguồn điện áp vào VI và điện trở tải R, nên công suất tiêu tán trên MP thường lớn hơn nhiều so với công suất tiêu thụ trong mạch điều khiển. Nếu bỏ qua công suất tiêu thụ trong mạch điều khiển, công suất tổn hao (PLs) và hiệu suất chuyển đổi công

suất () của hệ thống lần lược được xác định theo các biểu thức (1.8) và (1.9).

(1.8) ( )

(1.9) ( )

Từ các biểu thức (1.8) và (1.9) cho thấy, hiệu suất chuyển đổi công suất của mạch ổn áp LR là tỉ số giữa điện áp ra VO và điện áp vào VI. Khi mạch hoạt động với dòng điện IO lớn cùng với mức điện áp sai lệch lớn giữa VI và VO, công suất tiêu tán trên transistor MP tăng và hiệu suất công suất của hệ thống giảm. Vấn đề này được xem là nhược điểm chính của cấu trúc mạch ổn áp kiểu tuyến tính.

1.4.1.2. Nguyên lý mạch sạc kiểu tuyến tính

Nguyên lý mạch sạc kiểu tuyến tính trong hình 1.12 bao gồm hai khối mạch cơ

bản là mạch nguồn dòng trong chế độ sạc dòng điện không đổi CC (bao gồm các chế độ sạc TC và LC) và mạch nguồn áp trong chế độ sạc điện áp không đổi CV.

(b) (a) Hình 1.12. Nguyên lý mạch sạc kiểu tuyến tính.

(a) Mạch thực hiện chế độ sạc CC. (b) Mạch thực hiện chế độ sạc CV.

⁄

Trong hình 1.12(a), cấu trúc mạch điều khiển vòng kín được cấu thành từ các phần tử OA1, M1 và R1 đóng vai trò là nguồn dòng được điều khiển bằng điện áp. Theo đó, điện áp hồi tiếp trên điện trở R1 được ổn định và bằng với giá trị của điện áp tham chiếu VRef. Với giá trị điện trở R1 là cố định, dòng điện tham chiếu của transistor M1 được xem là nguồn dòng phụ thuộc vào điện áp tham chiếu VRef. Ngoài ra, các transistor PMOS M1 và M2 có cùng kết nối điện áp tại cực cửa (G) và cực nguồn (S) tương tự với cấu trúc mạch gương dòng điện. Dòng điện sạc được xác định dựa trên tỉ số kích thước thiết kế của các transistor M1 và M2 là ( ⁄ ) ( ⁄ ) ⁄ . Do vậy, tương ứng với mỗi chế độ sạc TC hoặc LC, dòng điện sạc ICh sẽ được thực hiện thông qua việc thiết lập dòng

điện tham chiếu IRef theo các mức giá trị khác nhau của điện áp tham chiếu VRef. Trong hình 1.12(b), các phần tử OA2, M3, R2 và R3 cấu thành mạch ổn áp tuyến tính LR. Theo đó, điện áp hồi tiếp trên điện trở R3 và điện áp ra VBatt đạt ổn định tại các mức điện áp tương ứng là và ( ⁄ ). Trong chế độ sạc CV, khi điện áp pin VBatt tăng theo tiến trình sạc dẫn đến tăng điện áp hồi tiếp trên R3. Thông qua mạch điều khiển (phần tử OA3), dòng điện sạc ICh từ transistor M3 được điều khiển theo hướng giảm sao cho mức suy giảm của điện áp rơi trên nội trở RS bù lại mức tăng của điện áp VBatt. Quá trình điều khiển này sẽ diễn ra trong suốt tiến trình sạc CV nhằm đảm bảo yêu cầu ổn định cho điện áp pin VBatt.

Rõ ràng, cấu trúc thiết kế mạch sạc tuyến tính có ưu điểm nổi bật là khả năng

tích hợp trên chíp cao và nhược điểm chính là hiệu suất chuyển đổi công suất thấp (< 70 %) trong giai đoạn sạc với điện áp pin VBatt nhỏ hơn nhiều so với điện áp vào VI. Trong thiết kế mạch sạc, cấu trúc mạch sạc trong hình 1.12 cần có thêm mạch điều khiển để thực hiện các chế độ sạc tương ứng với trạng thái dung lượng của pin Li-Ion. Các transistor công suất PMOS (M2 và M3) có thể được sử dụng riêng biệt cho các chế độ sạc CC và CV [17, 18] hoặc được sử dụng chung cho các chế độ sạc

[10, 13-16, 26, 29, 31] nhằm cải thiện kích thước thiết kế của mạch sạc. Ngoài ra,

các thiết kế mạch sạc sẽ có cấu trúc mạch điều khiển khác nhau khi các kỹ thuật

điều khiển khác nhau được áp dụng nhằm cải thiện hiệu năng cho mạch sạc.

1.4.2. Mạch sạc kiểu chuyển mạch

1.4.2.1. Cấu trúc ổn định kiểu chuyển mạch

Cấu trúc ổn áp kiểu chuyển mạch SWR sử dụng các mạch biến đổi DC-DC để

thực hiện chức năng biến đổi điện áp một chiều DC chưa ổn định tại đầu vào thành

mức điện áp một chiều DC ổn định tại đầu ra. Cấu trúc mạch biến đổi DC-DC

thường rất đa dạng từ các mạch đơn như kiểu giảm điện áp (Buck), tăng điện áp

(Boost), giảm-tăng điện áp (Buck-Boost) và Flyback cho đến các cấu trúc mạch phức tạp được thực hiện dựa trên các kỹ thuật mạch cộng hưởng hoặc cấu trúc

chuyển mạch mềm [88].

 Mạch biến đổi DC-DC kiểu giảm điện áp Cấu trúc cơ bản của mạch biến đổi DC-DC kiểu giảm áp trong hình 1.13 bao gồm chuyển mạch MPS, điôt MD, cuộn cảm L và tụ điện CO. Trong đó, MPS và MD đều có hoạt động như các phần tử chuyển mạch và được mở/ngắt luân phiên để cung cấp công suất cho mạch tải R. Chức năng của các phần tử L và CO là tích lũy và truyền tải năng lượng, bên cạnh đó, mạch LCO còn đóng vai trò là mạch lọc sóng hài xoay chiều cho điện áp một chiều DC tại đầu ra.

Hình 1.13. Mạch biến đổi DC-DC kiểu giảm điện áp.

Hoạt động của mạch biến đổi DC-DC dựa trên điều khiển mở/ngắt chuyển mạch theo tần số chuyển mạch fS để cung cấp công suất cho mạch tải tại đầu ra. Khi chuyển mạch MPS được điều khiển mở để dẫn dòng trong khoảng thời gian ton và điôt MD đạt trạng thái ngắt dòng bởi điện áp phân cực nghịch –VI, công suất từ nguồn vào VI sẽ cung cấp trực tiếp cho cuộn cảm L và mạch tải R. Ngược lại, khi chuyển mạch MPS được điều khiển ngắt dòng trong khoảng thời gian còn lại của chu kỳ chuyển mạch TS (với ⁄ ) và điôt MD được phân cực thuận bởi nguồn dòng liên tục từ cuộn cảm, mạch tải R sẽ được cung cấp công suất bởi năng lượng tích lũy trong cuộn cảm L. Theo đó, hệ số hoạt động ⁄ đặt trưng cho tỉ số giữa thời gian (ton) mở chuyển mạch và chu kỳ chuyển mạch TS. Khi hệ số D được điều chế thay đổi dẫn đến sự thay đổi thời gian mở/ngắt các chuyển mạch cũng như

mức tín hiệu tại đầu ra. Cơ chế này cho phép hoạt động ổn định điện áp tại đầu ra

của mạch DC-DC đối với những biến động của điện áp vào và dòng điện tải tại đầu

ra. Theo điều kiện hoạt động của dòng điện trên cuộn cảm (hoặc dòng điện tải tại

đầu ra), mạch biến đổi DC-DC có thể hoạt động trong chế độ dẫn dòng liên tục

(CCM) hoặc chế độ dẫn dòng không liên tục (DCM).

Chế độ hoạt động CCM: hình 1.14 minh họa hoạt động của mạch DC-DC trong chế độ CCM với dòng điện cuộn cảm iL liên tục theo thời gian và luôn có giá trị dương. Trong khoảng thời gian , chuyển mạch MPS mở và MD ngắt. Điện áp trên cuộn cảm L đạt giá trị , nên dòng điện iL tăng tuyến tính và được xác định bởi [( ) ⁄ ] ( ). Trong khoảng thời gian , chuyển mạch MPS ngắt và điôt MD mở. Điện áp trên cuộn cảm là –VO dẫn đến dòng điện iL giảm tuyến tính và được xác định bởi ( ⁄ )( ) ( ). Theo [89, 90], dựa trên điều kiện cân bằng volt-sec của cuộn cảm L, điện áp ra của mạch DC-DC được xác định trong (1.13) cho thấy, điện áp VO trong chế độ CCM không phụ thuộc vào tham số mạch tải R mà chỉ phụ thuộc vào hệ số hoạt động D và điện áp vào VI. Bên cạnh đó, các tham số xác định dòng điện iL và thành phần xoay chiều của VO tại đầu ra cũng được tóm lược trong bảng 1.5.

(a)

(b) Hình 1.14. Mạch DC-DC hoạt động trong chế độ CCM.

(a) Sơ đồ mạch tương đương. (b) Dạng sóng điện áp và dòng điện của cuộn cảm L.

Điều kiện cân bằng volt-sec của cuộn cảm L trong chu kỳ chuyển mạch TS:

∫

(1.10) ̅

Áp dụng (1.10) cho cuộn cảm L trong chế độ hoạt động CCM:

∫

(1.11)

∫ ( ) ( )

(1.12)

(1.13)

Bảng 1.5. Các tham số xác định dòng điện iL và điện áp VO.

Dòng điện trung bình của cuộn cảm ̅ ( )

̅ ( )

Thành phần xoay chiều

( )

Dòng điện tối đa, tối thiểu của

Thành phần xoay chiều của điện áp ra

( )

(a)

(b)

Chế độ hoạt động DCM: hoạt động của mạch DC-DC trong chế độ DCM được minh họa trong hình 1.15. Trong chế độ này, dòng điện trung bình ⁄ và dòng điện iL của cuộn cảm L là dòng điện không liên tục trong chu kỳ chuyển mạch TS. Theo đó, trong khoảng thời gian ( ) , mạch DC-DC có hoạt động tương tự với chế độ CCM trong hình 1.14, chỉ khác là dòng điện iL tăng tuyến tính từ không trong thời gian và giảm tuyến tính đến giá trị không trong thời gian . Trong khoảng thời gian ( ) , chuyển mạch MPS ngắt và điôt MD ngắt. Dòng điện iL và điện áp vL trên cuộn cảm L đều bằng không, mạch tải R được cung cấp công suất bởi tụ ra CO.

Hình 1.15. Mạch DC-DC hoạt động trong chế độ DCM.

(a) Sơ đồ mạch tương đương. (b) Dạng sóng điện áp và dòng điện của cuộn cảm L.

Áp dụng điều kiện cân bằng volt-sec trong (1.10) cho cuộn cảm L tại chế độ

( )

hoạt động DCM:

∫

(1.14) ∫

(1.15) ( )

(1.16)

( √ ), điện áp ra VO trong chế độ Theo [89], với hệ số

hoạt động DCM không chỉ phụ thuộc vào hệ số D mà còn phụ thuộc vào các tham

số thiết kế khác trong mạch DC-DC.

Điều kiện hoạt động: mạch biến đổi DC-DC kiểu giảm áp thường được thiết kế

để hoạt động trong chế độ CCM nhằm cung cấp dòng điện tải lớn và thành phần

xoay chiều nhỏ cho mạch tải R. Tuy nhiên, trong điều kiện hoạt động không chắc

chắn nào đó với dòng điện tải nhỏ dẫn đến hoạt động của mạch DC-DC chuyển sang chế độ dẫn dòng không liên tục DCM. Các chế độ hoạt động của mạch DC-DC

có thể được xét theo điều kiện hoạt động của dòng điện trên cuộn cảm L như sau:

− Khi dòng điện trung bình của cuộn cảm , mạch DC-DC hoạt động

trong chế độ dẫn dòng liên tục CCM.

− Khi dòng điện trung bình của cuộn cảm , mạch DC-DC có chế độ

hoạt động dẫn dòng không liên tục DCM.

− Điều kiện biên giữa các chế độ hoạt động CCM và DCM được xác định khi

dòng điện trung bình của cuộn cảm có giá trị là .

Trên cơ sở các tham số xác định dòng điện của cuộn cảm L trong bảng 1.5, điều

kiện biên sẽ được xác định bởi biểu thức (1.17). Theo đó, giá trị giới hạn của điện trở tải là Rcrit và cuộn cảm là Lcrit được đưa ra trong các biểu thức (1.18) và (1.19).

(1.17) ( )

(1.18) ( )

(1.19) ( )

Như vậy, chế độ hoạt động của mạch biến đổi DC-DC có thể được thiết lập theo chế độ dẫn dòng không liên tục DCM khi giá trị điện trở tải R lớn hơn giá trị giới hạn tối đa Rcrit hoặc giá trị điện cảm L nhỏ hơn giới hạn tối thiểu Lcrit. Ngược lại, khi điện trở tải R có giá trị nhỏ hơn Rcrit hoặc giá trị điện cảm L lớn hơn Lcrit, mạch biến đổi DC-DC được thiết lập theo chế độ hoạt động dẫn dòng liên tục CCM.

 Mạch biến đổi DC-DC kiểu giảm điện áp với điều khiển vòng kín Trong hoạt động của mạch biến đổi DC-DC vòng hở, điện áp ra VO được xác định theo hệ số hoạt động D có giá trị không đổi. Khi có sự thay đổi của điện áp vào

hoặc dòng điện tải, điện áp ra VO của mạch DC-DC không ổn định và thay đổi so với giá trị đã thiết kế. Để ổn định điện áp tại đầu ra, cấu trúc cơ bản của mạch ổn áp kiểu chuyển mạch SWR trong hình 1.16 sẽ được thực hiện bởi mạch biến đổi DC-

DC với mạch điều khiển vòng kín. Thông qua mạch điều khiển, mọi giá trị sai lệch của điện áp ra VO so với điện áp tham chiếu VRef đều được điều chế để thay đổi hệ số D của tín hiệu điều khiển chuyển mạch VP. Theo đó, thời gian mở chuyển mạch MPS được điều khiển theo hệ số D nhằm bù những biến động điện áp dẫn đến ổn định điện áp ra VO so với VRef. Cụ thể là, khi điện áp VO tăng so với điện áp VRef, hệ số hoạt động D được điều chế theo hướng giảm dẫn đến giảm thời gian mở chuyển mạch MPS và giảm điện áp VO về mức ổn định ban đầu. Ngược lại, khi điện áp VO giảm so với điện áp VRef, hệ số D được điều chế theo hướng tăng dẫn đến tăng thời gian điều khiển mở chuyển mạch MPS và tăng điện áp VO đến mức ổn định ban đầu.

Hình 1.16. Cấu trúc mạch DC-DC với điều khiển vòng kín.

Công suất tổn hao trong mạch ổn áp SWR có thể bao gồm công suất tiêu thụ

trong mạch điều khiển, tổn hao truyền dẫn và tổn hao chuyển mạch trong mạch DC-

DC. Nhằm mục đích đưa ra đánh giá sơ bộ về hiệu suất chuyển đổi công suất của hệ thống, công suất tổn hao (PLs) chỉ tính đến tổn hao chính là tổn hao truyền dẫn của các chuyển mạch công suất MPS và MD được đưa ra trong (1.20) và hiệu suất công suất () được xác định bởi biểu thức (1.21).

( )

(1.20)

Trong đó, RDS là điện trở của chuyển mạch MPS ở trạng thái dẫn dòng và VF là

điện áp phân cực thuận của điôt MD.

(1.21) ( ( ) )

Từ các biểu thức (1.20) và (1.21) cho thấy, hiệu suất công suất của hệ thống không phụ thuộc nhiều vào sai lệch điện áp giữa đầu vào VI và đầu ra VO. Mạch ổn áp SWR có thể đạt hiệu suất cao khi RDS và VF đạt giá trị tối thiểu. Trong thiết kế

thực tế, phần tử MD thường được thực hiện bởi điôt Shottky có điện áp phân cực thấp (0,3 – 0,4 V) hoặc trong thiết kế mạch tích hợp tương tự dựa trên công nghệ CMOS, MD có thể được thay thế bởi transistor chuyển mạch loại NMOS. Khi đó, các chuyển mạch điện tử trong mạch biến đổi DC-DC sẽ được điều khiển mở/ngắt

luân phiên thông qua các tín hiệu điều khiển đồng bộ. Mặc dù, nhược điểm chính

của cấu trúc SWR là các phần tử L và C có kích thước lớn và được thực hiện ngoài chíp dẫn đến tăng kích thước bo mạch thiết kế (PCB). Với hoạt động đạt hiệu suất cao và khả năng cung cấp công suất lớn, các cấu trúc SWR vẫn được sử dụng phổ biến trong các thiết kế mạch nguồn ổn áp hoặc mạch sạc pin.

1.4.2.2. Nguyên lý mạch sạc kiểu chuyển mạch

Nguyên lý mạch sạc pin Li-Ion kiểu chuyển mạch trong hình 1.17 được thực

hiện dựa trên cấu trúc mạch biến đổi DC-DC kiểu giảm áp. Trong đó, CLK cung cấp tín hiệu đồng bộ xác định tần số hoạt động (fS) của mạch DC-DC. VRef là điện áp tham chiếu cho mức ổn định của dòng điện hoặc điện áp tại đầu ra. Mạch hồi tiếp

dòng điện không đổi và điện áp không đổi sẽ cấu thành mạch điều khiển vòng kín

tương ứng với các chế độ sạc dòng điện không đổi CC và điện áp không đổi CV.

Hình 1.17. Nguyên lý mạch sạc kiểu chuyển mạch.

⁄ Trong chế độ sạc CC, mạch hồi tiếp dòng điện không đổi đạt trạng thái tích cực và mạch hồi tiếp điện áp không đổi ở trạng thái không tích cực. Điện trở RSen mắc nối tiếp với pin Li-Ion đóng vai trò là phần tử cảm biến dòng điện sạc ICh. Điện áp cảm biến trên RSen là được hồi tiếp bởi cấu trúc điều khiển vòng kín của mạch DC-DC. Theo đó, điện áp cảm biến ( ) luôn được điều khiển để ổn định theo điện áp tham chiếu VRef, điều này có nghĩa là dòng điện sạc tại đầu ra có . Như vậy, cấu hình mạch giá trị không đổi và được xác định bởi

DC-DC trong chế độ sạc CC là mạch ổn dòng. Thông qua việc thay đổi mức điện áp tham chiếu VRef, dòng điện sạc ICh có thể được thiết lập tương ứng cho các chế độ sạc dòng điện không đổi là TC và LC.

Ngược lại, mạch hồi tiếp dòng điện không đổi ở trạng thái không tích cực và

⁄

mạch hồi tiếp điện áp không đổi đạt trạng thái tích cực trong chế độ sạc CV. Theo đó, cấu hình mạch DC-DC trong chế độ sạc này là mạch ổn áp. Thông qua mạch phân áp R1R2, giá trị ( ( ) ) của điện áp ra VBatt được hồi tiếp để so sánh với VRef trong cấu trúc hoạt động điều khiển vòng kín của mạch DC-DC. Điện áp hồi tiếp trên R2 luôn được duy trì ổn định theo điện áp tham chiếu VRef, dẫn đến kết quả là điện áp ra được ổn định tại giá trị ( ⁄ ). Như vậy, mức ổn định của điện áp pin VBatt trong chế độ sạc CV có thể được thiết lập thông qua điện áp VRef và tỉ số R1/R2. Mức tăng của điện áp pin VBatt trong tiến trình sạc CV được bù bởi mức giảm của điện áp rơi trên nội trở RS do dòng điện sạc ICh giảm. Điều này sẽ đảm bảo cho pin Li-Ion được sạc với điện áp VBatt không đổi và dòng điện sạc ICh giảm dần trong chế độ sạc CV.

Dựa trên ưu điểm về hiệu suất của cấu trúc SWR và tổn hao truyền dẫn nhỏ của các chuyển mạch MPS và MNS, thiết kế mạch sạc kiểu chuyển mạch thường đạt hiệu suất cao (> 80 %). Các thiết kế mạch sạc trong [19-23, 25, 27, 28, 30] dựa trên cấu trúc mạch biến đổi DC-DC kiểu giảm áp. Mỗi thiết kế sẽ có cấu trúc điều khiển khác nhau với các giải pháp cải thiện hiệu năng khác nhau. Tuy nhiên, nhược điểm chung của các cấu trúc thiết kế này là khả năng cách ly cho pin Li-Ion. Bởi vì, các chuyển mạch điện tử dựa trên transistor MOS cho phép dòng điện chạy theo hai hướng. Nên khi hoạt động của mạch DC-DC rơi vào chế độ DCM, năng lượng của pin Li-Ion có thể thất thoát thông qua chế độ dẫn dòng của chuyển mạch MNS.

1.5. Các mạch chức năng sử dụng trong thiết kế mạch sạc

1.5.1. Mạch gƣơng dòng điện

Hoạt động của mạch gương dòng điện nhằm tái tạo lại nguồn dòng điện tại tầng

đầu ra từ dòng điện tham chiếu theo một hệ số tỉ lệ nhất định. Mạch gương dòng điện có điện trở đầu ra lớn, nên thường được sử dụng như phần tử mạch tải trong các thiết kế mạch khuếch đại nhằm đạt được hệ số khuếch đại lớn. Ngoài ra, trong các ứng dụng thiết kế mạch tích hợp tương tự sử dụng công nghệ CMOS, mạch gương dòng điện thường được sử dụng để thiết lập các mức điện áp phân cực cho transistor MOS nhằm giảm ảnh hưởng từ sự thay đổi của nguồn cung cấp hoặc nhiệt độ. Đặc tính hoạt động của transistor MOS [91, 92] (điển hình là loại transistor NMOS) được mô tả bởi các phương trình đặc tính từ (1.22) đến (1.25).

Transistor MOS hoạt động trong chế độ tuyến tính:

]

(1.22) [( )

Transistor MOS hoạt động trong chế độ bão hòa khi (VGS – VT)  VDS(sat):

(1.23) ( )

Hệ số truyền đạt gm của transistor MOS trong chế độ bão hòa:

(1.24) | ( ) √

Transistor MOS hoạt động trong chế độ bão hòa có xét đến ảnh hưởng của hệ

số điều chế độ dài kênh dẫn  (khi (VGS – VT) >> VDS(sat)):

(1.25) ( ) ( )

Trong đó: n là độ linh động hạt dẫn của transistor NMOS, Cox là điện dung cực cửa (G) trên một đơn vị diện tích, W/L là tỉ số giữa độ rộng và độ dài kênh dẫn của

transistor MOS, VT là điện áp ngưỡng của transistor MOS và  là hệ số điều chế độ dài kênh dẫn của transistor MOS, VDS(sat) là điện áp bão hòa của transistor MOS.

Mạch gương dòng điện đơn giản: cấu trúc đơn giản của mạch gương dòng điện trong hình 1.18 gồm có hai transistor NMOS M1 và M2 tương ứng với tầng đầu vào và đầu ra. Mạch này có ưu điểm là đơn giản và mức điện áp tối thiểu tại đầu ra bằng

điện áp bão hòa ( ( ) ( )) của transistor M2. Với giả thiết, các transistor của mạch gương dòng điện đều hoạt động trong chế độ bão hòa. Khi đó, tỉ số của dòng điện ra Io với dòng điện tham chiếu Ir được xác định theo công thức (1.26).

Hình 1.18. Mạch gương dòng điện đơn giản.

(1.26) ( ⁄ ) ( ⁄ ) ( ) ( )

Nếu không xét đến ảnh hưởng của hệ số điều chế chiều dài kênh dẫn ( ),

⁄

dòng điện ra Io được xác định chính xác theo tỉ số ( ) ( ) . Tuy nhiên, khi mạch gương dòng điện được thiết kế để tạo ra nguồn dòng chính xác trong dải

rộng của điện áp cung cấp, hệ số điều chế chiều dài kênh dẫn  cũng được xem xét. Trong hình 1.18, quan hệ giữa các điện áp được xác định là . Trong khi, điện áp VDS2 lại phụ thuộc vào tầng mạch tải nên có giá trị khác với VDS1. Điều này rõ ràng đã gây ra sai số đáng kể trong việc thực hiện sao chép nguồn dòng Io từ dòng điện tham chiếu Ir.

Mạch gương dòng điện kiểu Cascode: hình 1.19 minh họa mạch gương dòng

điện dựa trên cấu trúc mạch Cascode. Ưu điểm của mạch này là điện trở đầu ra lớn

và có thể khắc phục được sự ảnh hưởng bởi hệ số điều chế chiều dài kênh  trong

mạch gương dòng điện đơn giản (Hình 1.18). Điều kiện để các transistor MOS hoạt động trong chế độ bão hòa, các điện áp VDS1 và VDS3 của các transistor M1 và M3 phải đạt mức giá trị tối thiểu là ( ( ) ). Khi đó, yêu cầu về điện áp phân cực tối thiểu cho tầng đầu vào và điện áp ra tối thiểu của tầng đầu ra được xác định

tương ứng bởi các công thức (1.27) và (1.28).

Hình 1.19. Mạch gương dòng điện kiểu Cascode.

(1.27) ( ) ( ( ) )

(1.28) ( ) ( ( ) ) ( )

Bên cạnh đó, quan hệ điện áp của các transistor trong mạch gương dòng điện được xác định là . Nếu điều kiện về tỉ số kích thước của các transistor ( ⁄ ) ( ⁄ ) ( ⁄ ) ( ⁄ ) ⁄ được thỏa mãn. Khi đó điện áp và , nên vấn đề ảnh hưởng bởi hệ số điều chế kênh  đã đề cập trong (1.26) được giảm thiểu và nguồn dòng Io trong tầng đầu ra được sao chép chính xác từ dòng điện tham chiếu Ir. Tuy nhiên, mạch gương dòng điện kiểu

Cascode yêu cầu điện áp phân cực (1.27) cho tầng đầu vào và điện áp ra tối thiểu

(1.28) tại tầng đầu ra lớn. Đây được xem là nhược điểm của cấu trúc Cascode khi áp dụng cho các thiết kế mạch tích hợp có dải điện áp hoạt động thấp.

Mạch gương dòng điện kiểu Cascode điện áp thấp được đưa ra trong hình 1.20

có thể cải thiện các nhược điểm của mạch gương dòng điện trong hình 1.19. Dòng điện tham chiếu Ir2 và transistor M5 có chức năng tạo điện áp phân cực cho mạch gương dòng điện. Để đảm bảo cho các transistor M1 và M3 hoạt động trong chế độ bão hòa, các điều kiện về điện áp phân cực và phải được thỏa mãn. Khi đó, điện áp phân cực VG5 cho mạch gương dòng điện được xác định theo công thức (1.29).

Hình 1.20. Mạch gương dòng điện kiểu Cascode điện áp thấp.

(1.29) ( )

Một khi các hệ số tỉ lệ theo kích thước của các transistor đạt được như đã trình bày trong mạch gương dòng điện kiểu Cascode, nguồn dòng điện Io được tạo ra chính xác từ dòng điện tham chiếu Ir1 và giá trị tối thiểu yêu cầu của điện áp phân cực, điện áp ra đạt được như sau: ( ) ( ) , ( ) ( ) và ( ) ( ).

1.5.2. Mạch khuếch đại thuật toán

Cấu trúc mạch khuếch đại thuật toán (OA) thường bao gồm tầng khuếch đại vào, khuếch đại trung gian và tầng đệm ra. Tầng khuếch đại vào là mạch vi sai với ưu điểm trở kháng vào lớn và khả năng triệt nhiễu đầu vào. Khuếch đại trung gian có thể được thực hiện bởi nhiều tầng khuếch đại nhằm tăng hệ số khuếch đại hoặc chuyển đổi tín hiệu vi sai thành tín hiệu ra đơn cực. Tầng đệm ra có hệ số khuếch đại điện áp đơn vị và chỉ được thực hiện khi có yêu cầu công suất lớn cho mạch tải. Trường hợp lý tưởng, khuếch đại thuật toán OA có hệ số khuếch đại điện áp và điện

trở vào là vô hạn và điện trở ra bằng không. Trong thiết kế thực tế, hầu hết các thiết

kế mạch khuếch đại thuật toán dựa trên công nghệ CMOS thường có hệ số khuếch đại hở mạch là 2000 hoặc lớn hơn [91].

Mạch khuếch đại thuật toán OA cơ bản trong hình 1.21 gồm có hai tầng khuếch

⁄ ⁄ được thỏa mãn. đại. Tầng khuếch đại vi sai tại đầu vào với cấu trúc mạch tải kiểu gương dòng điện M3M4 thực hiện biến đổi đầu vào vi sai thành đầu ra đơn. Tầng đầu ra là mạch khuếch đại đơn kiểu nguồn chung với tải nguồn dòng M7. Bên cạnh đó, tụ bù Miller CC được thực hiện trong mạch hồi tiếp nhằm đảm bảo ổn định cho hoạt động của OA. Mạch khuếch đại thuật toán này có ưu điểm là cấu trúc thực hiện đơn giản, dải điện áp đầu ra rộng và điện áp lệch không nhỏ một khi điều kiện cân bằng DC ( ⁄ ) ( ⁄ ) ( ⁄ ) ( ⁄ )

Hình 1.21. Cấu trúc OA hai tầng khuếch đại.

Hình 1.22. Cấu trúc mạch khuếch đại truyền dẫn OTA.

Trong hình 1.22, cấu trúc mạch khuếch đại thuật toán bao gồm tầng khuếch đại

vi sai với tải là transistor MOS mắc kiểu điôt và tầng khuếch đại đẩy-kéo tại đầu ra. Trong cấu trúc này, tín hiệu đầu vào vi sai được biến đổi thành đầu ra đơn trong

tầng đầu ra. Điện trở tại tất cả các nút mạch đều thấp ngoại trừ đầu vào và đầu ra. Vì

vậy, mạch này còn được gọi là mạch khuếch đại truyền dẫn OTA (Operational

Transconductance Amplifier) và được xem như là cấu trúc mạch khuếch đại đơn tầng, tự bù tần số theo tụ điện tải CL. Mạch khuếch đại OTA thường áp dụng trong các trường hợp mạch tải là điện dung hoặc tải điện trở có giá trị rất lớn. Ngoài ra, trong thiết kế cho các hệ thống hoạt động tại dải điện áp thấp, tầng khuếch đại đẩy- kéo không thực hiện kiểu Cascode (bao gồm các transistor M7, M9 và M12) nhằm đạt được dải biến đổi rộng của điện áp ra.

Hình 1.23. Cấu trúc mạch khuếch đại Folded Cascode.

Các cấu trúc khuếch đại OA trong hình 1.21 và hình 1.22 có nhược điểm là giới

hạn trên của dải điện áp vào nhỏ. Bởi vì, các cấu trúc này yêu cầu mức điện áp phân

cực lớn cho các transistor MOS mắc theo kiểu điôt trong tầng khuếch đại vi sai. Vấn đề này có thể được cải thiện bởi cấu trúc mạch khuếch đại OA kiểu Folded

Cascode trong hình 1.23. Tầng đầu vào vi sai với mạch tải là các transistor nguồn dòng M4 và M5 giúp giảm yêu cầu điện áp phân cực cho các transistor MOS. Tầng khuếch đại Cascode M6 – M11 thực hiện chức năng biến đổi đầu vào vi sai thành đầu ra đơn cực. Cấu trúc mạch khuếch đại Folded Cascode có thể được xem là cấu trúc khuếch đại đơn tầng và tự bù tần số theo tụ điện tải CL. Ưu điểm của cấu trúc này là cải thiện được dải điện áp vào và có hệ số khuếch đại lớn bởi điện trở đầu ra lớn. Tuy nhiên, cấu trúc mạch thiết kế yêu cầu nhiều mức điện áp phân cực, dòng điện phân cực tĩnh lớn và dải biến đổi của điện áp đầu ra nhỏ.

Bảng 1.6. Tóm lược các tham số cơ bản của các mạch khuếch đại thuật toán CMOS.

Cấu trúc OA

Dải điện áp vào

Dải điện áp ra

Hệ số khuếch đại

( )

( ) ( )

( )

Mạch OA hai tầng

( )

khuếch đại điển hình

( )

( ‖ ) ( ‖ )

| |

( )

( ) ( )

( )

Mạch OTA

( )

( )‖

( )

( ( ) ( ))

| |

( )

) (

( ) ( )

( )

Mạch OA theo cấu

( )

‖

trúc Folded Cascode

[ ( ‖ )]

( ) | ( )|

( ( ) ( ))

Từ các nội dung vừa được trình bày và các tham số của các mạch khuếch đại

thuật toán CMOS điển hình trong bảng 1.6 đã cho thấy rằng, mỗi cấu trúc khuếch

đại thuật toán OA đều có các ưu điểm và nhược điểm tùy theo khía cạnh phân tích

và các yêu cầu trong thiết kế các mạch điện chức năng. Vì vậy, mỗi cấu trúc này

đều có thể được xem xét để áp dụng trong các thiết kế mạch tích hợp tương tự dựa

trên công nghệ CMOS, cụ thể là thiết kế mạch sạc pin Li-Ion trong luận án này.

1.5.3. Mạch so sánh điện áp

Mạch so sánh thực hiện chức năng so sánh sự sai khác của tín hiệu tương tự tại

đầu vào và đưa ra tín hiệu logic chỉ hai mức điện áp tại đầu ra. Đối với mạch so sánh lý tưởng với hệ số khuếch đại là vô hạn. Trong thiết kế thực tế, hệ số khuếch

đại điện áp của mạch so sánh là hữu hạn, dẫn đến sự hình thành vùng trạng thái chuyển tiếp trong đặc tuyến vào-ra. Như vậy, để đặc tuyến của mạch so sánh tiến gần tới đặc tuyến lý tưởng, các yêu cầu cho thiết kế mạch so sánh cần được xem xét như là tốc độ cao, độ khuếch đại lớn, trễ lan truyền nhỏ và điện áp lệch không tại đầu vào nhỏ v.v. Nhìn chung, các mạch khuếch đại OA với cấu hình hở mạch và không thực hiện bù tần số đều có thể sử dụng để thực hiện chức năng mạch so sánh. Khi đó, đáp ứng tần số đạt cao hơn so với cấu hình bù tần số của mạch khuếch đại

OA, điều này giúp cải thiện tốc độ của mạch so sánh. Sơ đồ mạch so sánh điện áp

điển hình dựa trên cấu trúc OA hai tầng khuếch đại được minh họa trong hình 1.24.

Trong đó, nguyên lý hoạt động và các tham số cơ bản của hai tầng khuếch đại đầu tiên hoàn toàn tương tự với nội dung đã trình bày trong mục 1.5.2. Sự khác biệt ở đây là tầng đệm bao gồm hai tầng mạch đảo M8M9 và M10M11, được mắc nối tiếp tại đầu ra nhằm cải thiện đáp ứng của mạch so sánh với tải điện dung CL. Bởi vì tầng khuếch đại kiểu nguồn chung M6M7 chỉ có khả năng cung cấp dòng điện nhỏ cho tải điện dung CL, dẫn đến tốc độ đáp ứng tại đầu ra chậm. Tầng đệm được thiết kế với kích thước W/L của các transistor M10, M11 tăng cấp theo hệ số tỉ lệ so với các transistor M8, M9. Điều này giúp giảm yêu cầu về dòng điện tải cho tầng khuếch đại M6M7, tăng khả năng cung cấp dòng điện lớn cho tải điện dụng CL và nhằm mục đích cải thiện tốc độ đáp ứng tại đầu ra mà không ảnh hưởng đến tốc độ hoạt động

của mạch so sánh.

Hình 1.24. Mạch so sánh dựa trên cấu trúc OA hai tầng khuếch đại.

Một cấu trúc khác của mạch so sánh CMOS dựa trên mạch so sánh có trễ sử

dụng vòng hồi tiếp dương bên trong được minh họa trong hình 1.25. Rõ ràng, cấu

trúc mạch so sánh này có ưu điểm là không sử dụng các phần tử thụ động bên ngoài để tạo ra vòng điện áp trễ (điển hình là mạch so sánh có trễ điện áp sử dụng khuếch

đại thuật toán OA). Điều này giúp thiết kế được thực hiện đơn giản và khả năng tích hợp cao. Cấu trúc mạch cũng bao gồm tầng vào là mạch khuếch đại vi sai (M1 – M7) và tầng ra là mạch khuếch đại đẩy-kéo (M8 – M11) có chức năng biến đổi đầu vào vi sai thành đầu ra đơn VO. Xét tầng khuếch đại vi sai với hai cơ chế hồi tiếp là hồi tiếp âm dòng điện nối tiếp thông qua cực nguồn chung giữa hai transistor M1, M2 và hồi tiếp dương điện áp song song thông qua các kết nối cực cửa và cực máng của các transistor M5 và M6. Như vậy, nếu cơ chế hồi tiếp âm trội hơn hồi tiếp dương thì cơ chế hồi tiếp tổng thể là hồi tiếp âm và tầng vi sai không tạo ra điện áp

trễ trong mạch so sánh. Ngược lại, khi cơ chế hồi tiếp dương điện áp trội hơn hồi

tiếp âm dòng điện, cơ chế hồi tiếp tổng thể trong tầng vi sai sẽ là hồi tiếp dương và điện áp trễ được tạo ra trong mạch so sánh phụ thuộc vào hệ số hồi tiếp dương.

Hình 1.25. Mạch so sánh có trễ sử dụng vòng hồi tiếp dương bên trong.

Vấn đề này sẽ được thể hiện rõ hơn thông qua biểu thức xác định hệ số khuếch

đại hở mạch của tầng đầu vào vi sai trong (1.30). Khi đó, chế độ hoạt động của tầng

vào vi sai sẽ phụ thuộc vào hệ số hồi tiếp dương . Cụ thể là: với  , tầng vào vi

sai hoạt động như một mạch khuếch đại vi sai thông thường. Với  , tầng khuếch đại vi sai hoạt động theo nguyên lý của mạch chốt (Latch) sử dụng hồi tiếp

dương. Trường hợp cuối cùng là với  , tầng đầu vào vi sai hoạt động như mạch so sánh có trễ hay còn được gọi là mạch trigơ schmitt. Các giá trị của điện áp trễ

của mạch trigơ schmitt được xác định bởi các công thức (1.31) – (1.33).

Hệ số khuếch đại điện áp vi sai:

(1.30) √ ( ⁄ ) ( ⁄ )

Ngưỡng điện áp vào dương:

(1.31) √ ( ⁄ ) √ √

Ngưỡng điện áp vào âm:

(1.32) √ ( ⁄ ) √ √

Vòng điện áp trễ:

(1.33) √ ( ⁄ ) √ √

( ⁄ ) ( ⁄ ) ( ⁄ ) ( ⁄ )

1.6. Kết luận chƣơng

Nội dung trình bày trong chương này đã nêu bật được các vấn đề liên quan đến

pin Li-Ion và cấu trúc thiết kế mạch sạc sử dụng công nghệ CMOS như sau:

Pin Li-Ion có nhiều ưu điểm nổi bật so với các loại pin sạc khác, tuy nhiên, chất

lượng của pin Li-Ion dễ bị ảnh hưởng bởi các điều kiện hoạt động sạc quá mức. Các

phương thức sạc điển hình CC-CV, BC, MSCC và PC được đưa ra nhằm bảo đảm

bảo độ tin cậy và an toàn cho pin Li-Ion trong tiến trình sạc. Mặc dù thời gian sạc

dài hơn so với các phương thức sạc khác, phương thức sạc CC-CV có ưu điểm về

tính hiệu quả và khả năng thực thi trên phần cứng mạch tích hợp sử dụng công nghệ

CMOS, nên phương thức sạc này vẫn được sử dụng phổ biến để sạc pin Li-Ion.

Cấu trúc thiết kế mạch sạc kiểu tuyến tính đưa ra các ưu điểm là cấu trúc đơn

giản, đáp ứng nhanh và khả năng tích hợp trên chíp cao. Nhược điểm chính của

mạch sạc kiểu tuyến tính là hiệu suất chuyển đổi công suất thấp khi điện áp pin nhỏ.

Ngược lại, cấu trúc thiết kế mạch sạc kiểu chuyển mạch có thể đạt hiệu suất cao.

Nhưng các thiết kế này sử dụng một số phần tử ngoài chíp và đáng chú ý hơn là chưa đạt độ cách ly tốt cho pin Li-Ion khi mạch hoạt động trong chế độ DCM.

Ngoài ra, các yếu tố quan trọng khác cũng cần được nghiên cứu và xem xét trong

thiết kế mạch sạc như là độ ổn định, giải pháp cải thiện hiệu suất và hiệu năng hoạt

động của mạch sạc.

Nội dung của chương này được xem là cơ sở để nghiên cứu và đưa ra giải pháp

cải thiện hiệu năng cho hệ thống mạch sạc trong các chương tiếp theo của luận án.

CHƢƠNG 2

THIẾT KẾ VÀ ĐỀ XUẤT GIẢI PHÁP CẢI THIỆN HIỆU NĂNG CỦA MẠCH SẠC PIN LI-ION

2.1. Giới thiệu chƣơng

Cấu trúc mạch sạc kiểu tuyến tính trong [8, 9] được thiết kế để hoạt động với

nguồn cung cấp thay đổi thích ứng nhằm nâng cao hiệu suất của hệ thống. Tuy

nhiên, nguồn dòng đơn sử dụng một transistor công suất khó đảm nhận vai trò cung

cấp dòng điện nhỏ trong chế độ sạc TC và dòng điện lớn hơn nhiều trong chế độ sạc

LC. Mặc khác, trong các thiết kế mạch sạc có cấu trúc điều khiển tương đồng [8, 31-33], mạch điều khiển dòng điện sạc dựa trên cấu trúc so sánh đơn đưa ra sai số

lớn khi hoạt động với nguồn cung cấp thay đổi. Hơn nữa, với giải pháp thực hiện

điều khiển dòng điện tham chiếu riêng biệt tương ứng cho mỗi chế độ sạc, xung

nhọn với biên độ lớn xảy ra trong dòng điện sạc khi có sự sai lệch thời điểm

mở/ngắt của các tín hiệu điều khiển và chuyển tiếp chế độ sạc LC-CV không ổn

định do ảnh hưởng bởi điện áp rơi trên nội trở pin Li-Ion.

Theo đó, nội dung chương này đề xuất và thực hiện một số giải pháp cải thiện

hiệu năng cho mạch sạc pin Li-Ion kiểu tuyến tính hoạt động với nguồn cung cấp thay đổi thích ứng theo điện áp pin. Trong đó, giải pháp áp dụng nguồn dòng song

song trong mục 2.3.1 nhằm đáp ứng yêu cầu dòng điện sạc theo phương thức sạc

CC-CV. Giải pháp sử dụng khuếch đại truyền dẫn OTA trong mục 2.3.2 giúp cải

thiện khả năng điều khiển dòng điện sạc và giảm công suất tiêu thụ tĩnh trong mạch

điều khiển. Giải pháp thực hiện mạch tạo dòng điện tham chiếu liên tục và mạch so

sánh có trễ được đưa ra trong mục 2.3.3 nhằm cải thiện đột biến xung nhọn trong

dòng điện sạc và đảm bảo chuyển tiếp chế độ sạc được ổn định. Trong nội dung tiếp

theo của chương, các phần tử chức năng được đưa ra phân tích và thực hiện phù hợp

với các yêu cầu hoạt động cho thiết kế mạch sạc. Đặc tính hoạt động của mạch sạc cũng như tính đúng đắn của các giải pháp cải thiện hiệu năng đã đề xuất được đánh

giá và kiểm chứng thông qua các kết quả mô phỏng của mạch sạc pin Li-Ion.

2.2. Sơ đồ khối chức năng

Dựa theo các thiết kế mạch sạc hoạt động với nguồn cung cấp thay đổi thích ứng trong [8, 9, 32], cấu trúc mạch sạc trong hình 2.1 sẽ được thiết kế với điện áp cung cấp VDC thay đổi thích ứng theo điện áp điện áp pin VBatt (VDC = VBatt + 0,3 V). Các điện áp VL và VH đóng vai trò là các điện áp tham chiếu với điện áp pin

VBatt trong tiến trình sạc pin. Đầu vào điều khiển VEN có chức năng cho phép hoặc ngắt sạc tương ứng với mức điện áp cao hoặc thấp. Ngoài ra, tín hiệu điều khiển này có thể được sử dụng cho trường hợp ngắt sạc khi nhiệt độ của pin vượt quá mức

ngưỡng hoạt động của pin Li-Ion.

Hình 2.1. Sơ đồ khối chức năng của mạch sạc pin Li-Ion.

Các khối chức năng chính của mạch sạc pin Li-Ion bao gồm mạch nguồn dòng

song song, mạch cảm biến dòng điện, mạch điều khiển dòng điện sạc và mạch tạo

dòng điện/điện áp. Trong đó, nguồn dòng song song thực hiện chức năng cung cấp

dòng điện sạc cho pin Li-Ion. Khối mạch cảm biến dòng điện tạo ra dòng điện cảm biến IS nhỏ được sao chép từ dòng điện sạc theo một hệ số tỉ lệ nhất định, điều này giúp giảm công suất tiêu thụ tĩnh và cải thiện hiệu suất công suất cho mạch sạc. Khối mạch điều khiển dòng điện sạc thực hiện so sánh dòng điện tham chiếu IRef-ch với dòng điện IS để tạo ra các điện áp VG1 và VG2 điều khiển mạch nguồn dòng song song. Dựa trên giá trị điện áp pin VBatt trong suốt tiến trình sạc, khối mạch tạo dòng điện/điện áp đưa ra các tín hiệu điều khiển logic VS1, VS2 và dòng điện tham chiếu IRef-ch tương ứng cho mỗi chế độ sạc.

Mặc dù, pin Li-Ion có dải điện áp hoạt động từ 2,5 – 4,2 V và trong các thiết bị

điện tử sử dụng pin Li-Ion có thể thực hiện cơ chế tắt thiết bị khi điện áp pin giảm

đến gần mức ngưỡng 2,5 V. Trong thực tế, nếu như điện áp pin đang ở mức 2,5 V

mà vẫn chưa được sạc lại trong thời gian dài. Quá trình tự xả hoặc dòng điện rò có thể gây ra sự suy giảm điện áp pin xuống dưới mức điện áp ngưỡng. Trong chương này, mạch sạc pin Li-Ion được thiết kế theo phương thức sạc CC-CV thực hiện sạc pin Li-Ion với dung lượng giả định C = 2000 mAh và dải điện áp sạc pin từ 2 V đến 4,2 V. Theo đó, các thông số thiết kế của mạch sạc pin Li-Ion được đưa ra trong bảng 2.1. Nội dung tiếp theo sau, các khối chức năng của mạch sạc sẽ được thực hiện dựa trên các giải pháp thiết kế đề xuất nhằm cải thiện hiệu năng hoạt động và độ ổn định cho mạch sạc pin Li-Ion.

Bảng 2.1. Các thông số thiết kế của mạch sạc pin Li-Ion.

Thư viện công nghệ

BCD 0,35 m

2,3 – 4,5 V

Nguồn cung cấp (VDC)

2 – 4,2 V

Điện áp pin (VBatt)

2,9 V

Điện áp tham chiếu mức thấp (VL)

Điện áp tham chiếu mức cao (VH)

4,2 V

200 mA  0,1C

Dòng điện sạc trong chế độ TC (ICh-TC)

1000 mA  0,5C

Dòng điện sạc trong chế độ LC (ICh-LC)

40 – 50 mA  (0,02 – 0,025)C

Dòng điện ngắt (ICutoff)

2.3. Thiết kế hệ thống

2.3.1. Nguồn dòng song song và mạch cảm biến dòng điện

2.3.1.1. Giải pháp thiết kế nguồn dòng song song

Trong các thiết kế mạch sạc hoạt động với nguồn cung cấp VDC thay đổi thích ứng theo điện áp pin VBatt (VDC = VBatt + 0,3 V) [8, 9], chỉ một transistor công suất loại PMOS đóng vai trò như nguồn dòng được điều khiển bằng điện áp, transistor

này được sử dụng để cung cấp dòng điện sạc cho pin Li-Ion. Điều này sẽ khó thực hiện điều khiển chính xác cho cả dòng điện sạc lớn ICh-LC trong chế độ LC và dòng điện sạc nhỏ ICh-TC trong chế độ TC. Bởi vì một transistor PMOS công suất được thiết kế với hệ số kích thước W/L rất lớn theo yêu cầu của dòng điện sạc trong chế độ LC. Khi đó, transistor PMOS với kích thước lớn sẽ yêu cầu điện áp VSG nhỏ, tức là yêu cầu dải điện áp điều khiển rộng để có thể cung cấp dòng điện sạc nhỏ trong

chế độ TC. Trường hợp xấu hơn là điểm làm việc của transistor công suất PMOS có

thể dịch chuyển đến phạm vi vùng ngắt (vùng hoạt động không tuyến tính). Thêm vào đó, điện áp cung cấp tối thiểu trong chế độ sạc TC có giá trị nhỏ (VDC = 2,3 V) sẽ góp phần ảnh hưởng đến các đặc tính hoạt động của các phần tử chức năng trong mạch sạc. Do đó, khả năng điều khiển chính xác transistor công suất PMOS để cung cấp dòng điện không đổi có giá trị nhỏ trong trường hợp này là khó thực hiện. Ngược lại, nếu lựa chọn kích thước transistor công suất PMOS theo điều kiện dòng điện sạc nhỏ trong chế độ TC, transistor công suất này không thể cung cấp dòng điện lớn theo yêu cầu thiết kế cho chế độ sạc LC.

Để cải thiện vấn đề này, cấu trúc nguồn dòng song song được đưa ra như trong hình 2.2 (khung liền nét) bao gồm hai transistor PMOS MP1 và MP2 mắc song song.

Các transistor này được điều khiển độc lập bởi các điện áp VG1 và VG2 theo nguyên lý điều khiển như sau: trong chế độ sạc TC với điện áp cung cấp và dòng điện sạc nhỏ, chỉ một nguồn dòng là transistor PMOS MP1 được sử dụng để cung cấp dòng điện sạc nhỏ ICh-TC tương ứng giá trị 0,1C. Cả hai transistor công suất MP1, MP2 sẽ được điều khiển để cung cấp dòng điện sạc lớn ICh-LC tương ứng giá trị 0,5C hoặc có thể lớn hơn trong chế độ sạc LC.

Hình 2.2. Sơ đồ thiết kế mạch nguồn dòng song song.

Theo đó, cấu trúc nguồn dòng song song không đưa ra yêu cầu dải rộng của

điện áp điều khiển các nguồn dòng song song. Điều này giúp quá trình điều khiển

và cung cấp dòng điện sạc được thực hiện dễ dàng và hiệu quả. Hơn nữa, quá trình

điều khiển cấu trúc nguồn dòng song song gần như không có sự ràng buộc lẫn nhau giữa hai dòng điện sạc ICh-TC và ICh-LC. Điều này giúp tăng khả năng linh hoạt trong thiết kế mạch sạc, chẳng hạn như: khi cần thực hiện thiết kế mạch sạc theo yêu cầu dòng điện sạc ICh-LC có giá trị lớn hơn (chẳng hạn như ICh-LC = 0,7C hoặc 1C), chỉ yêu cầu thiết kế tăng kích thước W/L của transistor PMOS công suất MP2 mà không ảnh hưởng đến kích thước cũng như dòng điện sạc ICh-TC được cung cấp bởi transistor công suất MP1. Rõ ràng, cấu trúc nguồn dòng song song có thể dễ dàng tạo ra dòng điện sạc pin hoàn toàn phù hợp cho các thiết kế mạch sạc pin Li-Ion dựa trên phương thức sạc CC-CV. Trong thiết kế thực tế, các transistor công suất thường được lựa chọn với dòng điện tối đa lớn hơn khoảng từ 1 đến 1,5 lần so với

dòng điện cung cấp cho mạch tải. Theo đó, tỉ số kích thước W/L của các transistor

nguồn dòng MP1 (14000 m/0,5 m) và MP2 (28000 m/0,5 m) trong thiết kế này đã được xác định thông qua khảo sát dựa trên mô phỏng.

2.3.1.2. Mạch cảm biến dòng điện

⁄ Sơ đồ thiết kế mạch cảm biến dòng điện được minh họa trong hình 2.3 (khung đứt nét). Theo đó, mỗi cặp transistor PMOS MS1-MP1 và MS2-MP2 đều có cực nguồn (S) kết nối với nguồn cung cấp VDC, cực cửa G được kết nối tương ứng với tín hiệu điện áp điều khiển VG1 và VG2. Bên cạnh đó, mạch điều khiển vòng kín bao gồm khuếch đại thuật toán OA1 và transistor PMOS M1 được thực hiện nhằm đạt được mức cân bằng điện áp giữa điện áp cực máng VD1,2 của MS1, MS2 với điện áp pin VBatt. Nếu như khuếch đại thuật toán OA1 có hệ số khuếch đại đủ lớn và điện áp lệch không đầu vào nhỏ, điện áp cực máng VD1,2 của transistor MOS MS1,2 sẽ luôn được duy trì bằng điện áp pin VBatt. Khi đó, các cặp transistor PMOS MS1-MP1 và MS2-MP2 sẽ có cùng mức điện áp tại các cực tương ứng G, S và cực máng D. Hiển nhiên là dòng điện cảm biến IS có thể được tạo ra chính xác từ dòng điện sạc ICh theo hệ số tỉ lệ ( ⁄ ) ( ⁄ ) ( ⁄ ) ( ⁄ ) ⁄ .

Hình 2.3. Sơ đồ thiết kế mạch cảm biến dòng điện.

Mặc dù, thiết kế mạch cảm biến dòng điện với giá trị dòng điện IS càng nhỏ càng giảm công suất tiêu thụ tĩnh của các mạch điều khiển trong mạch sạc, điều này giúp nâng cao hiệu suất chuyển đổi công suất tổng thể cho mạch sạc pin. Tuy nhiên, trong thiết kế mạch tích hợp tương tự, dòng điện cảm biến IS cần được lựa chọn phù hợp để đảm bảo yêu cầu về dải điện áp hoạt động cho các mạch điều khiển trong mạch sạc pin. Chẳng hạn như, thiết kế mạch sạc trong [13], điện trở được sử dụng cho mục đích biến đổi dòng điện cảm biến sang điện áp cảm biến (biến đổi I-V).

Một khi thiết kế dòng điện cảm biến có giá trị rất nhỏ, điện trở biến đổi I-V được yêu cầu với giá trị lớn nhằm đảm bảo mức điện áp cảm biến đủ lớn, điều này sẽ làm

tăng đáng kể kích thước tổng thể của IC sạc. Ngược lại, khi dòng điện cảm biến

được thiết kế với giá trị lớn để giảm kích thước điện trở biến đổi I-V sẽ dẫn đến tăng tổn hao công suất tĩnh trong mạch điều khiển.

Như vậy, hệ số tỉ lệ 1/N được xem xét lựa chọn cho mỗi thiết kế mạch sạc là

khác nhau tùy theo điều kiện hoạt động cụ thể của các thiết kế. Điều này cũng được

⁄ ⁄ ⁄

thể hiện rõ thông qua một vài thiết kế điển hình có cấu trúc mạch cảm biến dòng điện tương đồng với hệ số tỉ lệ 1/N lần lượt là 1/1000 [13], 1/1600 [32] và 1/6000 [8]. Trong thiết kế này, mạch biến đổi I-V được thực hiện bởi các transistor NMOS (M6 và M7) cấu hình kiểu điôt trong mạch điều khiển dòng điện sạc (mục 2.3.2). Thông qua khảo sát thiết kế, giá trị dòng điện tối thiểu của IS phải được thiết kế đủ lớn (8 – 10 A) để tạo ra điện áp cảm biến tối thiểu lớn hơn mức điện áp ngưỡng VT của các transistor NMOS M6 và M7. Nhằm đảm bảo cho các yêu cầu về dải điện áp hoạt động trong các mạch điều khiển, cũng như vấn đề cải thiện hiệu suất công suất tổng thể cho mạch sạc. Hệ số tỉ lệ giữa dòng điện cảm biến IS và dòng điện sạc ICh được lựa chọn tương ứng là . Theo đó, tỉ số kích thước W/L của các transistor cảm biến dòng điện MS1 và MS2 cũng được xác định tương ứng là 2,8 m/0,5 m và 5,6 m/0,5 m.

2.3.2. Giải pháp thiết kế mạch điều khiển dòng điện sạc

Các thiết kế mạch sạc trong [8, 32] sử dụng cấu trúc mạch so sánh đơn giản để thực hiện so sánh dòng điện tham chiếu IRef-ch với dòng điện cảm biến IS. Cấu trúc so sánh dòng điện này có ưu điểm là đơn giản và đáp ứng tần số cao. Tuy nhiên, cấu

trúc này lại có nhược điểm là sai số và công suất tiêu thụ tĩnh lớn. Trong [33], cấu

trúc mạch so sánh dòng điện kiểu Cascode được áp dụng nhằm cải thiện độ chính

xác cho mạch so sánh dòng điện. Nhưng cấu trúc này lại yêu cầu mức điện áp phân cực tối thiểu lớn, dẫn đến yêu cầu nguồn cung cấp VDC có giá trị lớn. Do đó, cấu trúc so sánh dòng điện này không phù hợp cho các thiết kế mạch sạc hoạt động với dải điện áp nguồn cung cấp thay đổi thích ứng.

Để cải thiện các nhược điểm này, sơ đồ mạch điều khiển dòng điện sạc được đưa ra trong hình 2.4, bao gồm hai phần mạch chính là mạch so sánh dòng điện và các mạch cổng truyền dẫn. Mạch so sánh dòng điện được cấu thành từ hai transistor NMOS M6, M7 mắc theo cấu hình điôt và phần tử khuếch đại OTA. Trong đó, các NMOS mắc kiểu điôt M6 và M7 thực hiện chức năng biến đổi I-V cho các dòng điện tương ứng là IRef-ch và IS. Cấu trúc mạch so sánh sử dụng khuếch đại OTA đưa ra hệ số khuếch đại lớn và đặc tuyến truyền đạt tuyến tính dẫn đến tăng độ phân giải đầu

vào, điều này có nghĩa là độ chính xác của mạch so sánh được cải thiện. Hai mạch cổng truyền dẫn được thiết kế từ các cặp transistor MOS M2-M3 (TG1) và M4-M5 (TG2). Các cổng truyền dẫn TG1 và TG2 thực hiện chức năng tạo hoặc ngắt kết nối tương ứng giữa VG với VG1 và VG2 thông qua các tín hiệu điều khiển logic VS1 và VS2. Tỉ số kích thước thiết kế W/L của các transistor MOS trong mạch điều khiển dòng điện sạc được đưa ra trong bảng 2.2.

Hình 2.4. Sơ đồ thiết kế mạch điều khiển dòng điện sạc.

Bảng 2.2. Tham số thiết kế mạch điều khiển dòng điện sạc.

Kí hiệu

W/L (m/m)

3/1,5

40/2

1,5/1,5

40/2

3/1,5

40/2

1,5/1,5

Các tín hiệu điều khiển logic VS1, VS2 từ mạch tạo dòng điện/điện áp được xem như là tín hiệu lựa chọn nguồn dòng cung cấp dòng điện sạc cho pin. Bởi vì, khi VS1 ở mức điện áp thấp và VS2 ở mức điện áp cao (trong chế độ sạc TC): cổng truyền dẫn TG1 thiết lập kết nối giữa VG với VG1 để điều khiển nguồn dòng MP1 trong cấu trúc nguồn dòng song song. Cổng truyền dẫn TG2 ngắt kết nối giữa VG với VG2 và tạo kết nối giữa VG2 với nguồn cung cấp VDC, điều này đồng nghĩa với nguồn dòng MP2 trong cấu trúc nguồn dòng song song được thiết lập ở trạng thái ngắt dòng. Khi các tín hiệu điều khiển VS1 và VS2 đều ở mức điện áp cao (trong chế độ sạc LC), các

kết nối giữa VG với VG1 và VG2 được thực hiện thông qua các cổng truyền dẫn tương ứng TG1 và TG2. Trong trường hợp này, cả hai nguồn dòng MP1 và MP2 của cấu trúc nguồn dòng song song được điều khiển để cung cấp dòng điện sạc cho pin Li-Ion. Khi các tín hiệu VS1 và VS2 đều ở mức điện áp thấp (trạng thái kết thúc sạc EOC), các cổng truyền dẫn TG1 và TG2 kết nối VG1 và VG2 với nguồn cung cấp VDC dẫn đến ngắt dòng các transistor công suất trong cấu trúc nguồn dòng song song.

Như vậy, trong mạch điều khiển dòng điện sạc, dòng điện tham chiếu IRef-ch được so sánh với dòng điện cảm biến IS để tạo ra tín hiệu điều khiển VG. Thông qua các cổng truyền dẫn TG1 và TG2, tín hiệu VG được phân phối thành VG1, VG2 và được sử dụng để điều khiển các nguồn dòng tương ứng MP1 và MP2 trong cấu trúc nguồn dòng song song. Bởi vì dòng điện tham chiếu IRef-ch được tạo ra tương ứng với mỗi chế độ sạc theo phương thức sạc CC-CV. Quá trình điều khiển dòng điện sạc được thực hiện theo vòng kín sao cho dòng điện cảm biến IS luôn bằng với dòng điện tham chiếu IRef-ch. Theo cách điều khiển này, dòng điện sạc ICh sẽ được tạo ra từ dòng điện tham chiếu IRef-ch tương ứng với mỗi chế độ sạc và luôn có giá trị được xác định bằng bội số của dòng điện tham chiếu (NIRef-ch). Ngoài ra, dòng điện cảm biến IS cũng được so sánh với dòng tham chiếu IRef-end thông qua các transistor NMOS M7 và M8. Quá trình này nhằm xác định chính xác thời điểm kết thúc sạc chỉ khi điện áp pin VBatt đạt ngưỡng 4,2 V và dòng điện sạc ICh-CV trong chế độ CV đạt xấp xỉ giá trị dòng điện ngắt ICutoff. Cụ thể là, trong suốt quá trình sạc, dòng điện cảm biến IS luôn lớn hơn dòng điện tham chiếu IRef-end, nên tín hiệu điều khiển Vend luôn ở mức điện áp thấp. Một khi dòng điện cảm biến IS trong chế độ sạc CV giảm dần cho đến khi đạt xấp xỉ giá trị của dòng điện tham chiếu IRef-end. Tín hiệu điều khiển Vend sẽ chuyển trạng thái từ mức điện áp thấp sang mức điện áp cao dẫn đến quá trình điều khiển kết thúc quá trình sạc.

2.3.3. Giải pháp thiết kế mạch tạo dòng điện/điện áp

2.3.3.1. Mạch tạo dòng điện tham chiếu

Nhìn chung, cơ chế điều khiển dòng điện sạc pin Li-Ion đều dựa trên dòng điện hoặc điện áp tham chiếu được tạo ra tương ứng với mỗi chế độ sạc trong tiến trình sạc. Vì vậy, phương thức tạo ra dòng điện tham chiếu không chỉ ảnh hưởng trực tiếp đến dòng điện sạc mà còn liên quan đến hiệu năng hoạt động tổng thể của hệ thống. Trong các mạch sạc đã được thiết kế và thực hiện dựa trên công nghệ CMOS [8, 32,

33], dòng điện tham chiếu được tạo ra riêng biệt cho mỗi chế độ sạc như trong hình 2.5. Các dòng điện tham chiếu cho mỗi chế độ sạc bao gồm ITC, ILC và ICV được tạo ra thông qua tín hiệu điều khiển ngắt/mở các chuyển mạch điện tử tương ứng. Theo

đó, tại các thời điểm chuyển chế độ sạc TC-LC và LC-CV dòng điện tham chiếu

của chế độ sạc ngay trước đó sẽ bị ngắt và dòng điện tham chiếu cho chế độ sạc tiếp theo sau sẽ được mở thông qua các chuyển mạch điện tử.

Hình 2.5. Phương thức tạo dòng điện tham chiếu riêng biệt.

Rõ ràng, nếu có sự sai khác về thời điểm điều khiển ngắt/mở các chuyển mạch

điện tử, đột biến xung nhọn có thể xuất hiện trong dòng điện tham chiếu và dòng

điện sạc pin. Cụ thể là, nếu các thời điểm ngắt/mở của hai dòng điện tham chiếu thành phần bị tách rời nhau, dòng điện IRef-ch tham chiếu cho dòng điện sạc xuất hiện vấn đề đột biến âm dòng điện. Ngược lại, nếu các thời điểm ngắt/mở của các dòng điện tham chiếu thành phần bị chồng lên nhau, dòng điện tham chiếu IRef-ch có thế xuất hiện vấn đề đột biến dương dòng điện. Bên cạnh đó, khi sự xuất hiện đột

biến dương dòng điện với biên độ lớn tại thời điểm chuyển đổi chế độ sạc LC-CV,

vấn đề quá áp của điện áp pin có thể xảy ra. Trường hợp này có thể gây ảnh hưởng

xấu đến tuổi thọ của pin Li-Ion cũng như hiệu năng hoạt động của hệ thống mạch

sạc. Mặc dù, các vấn đề này có thể dễ dàng được khắc phục bởi kỹ thuật điều khiển

đồng bộ. Khi đó, các tín hiệu điều khiển ngắt/mở chuyển mạch có cùng thời điểm chuyển đổi trạng thái theo tín hiệu điều khiển đồng bộ. Tuy nhiên, để thực hiện được điều này không chỉ tăng thêm mức độ phức tạp cho thiết kế bởi mạch điều khiển đồng bộ, mà còn tăng công suất tiêu thụ và kích thước tổng thể của IC sạc.

Ngoài ra, khi xét riêng tại thời điểm chuyển đổi chế độ sạc LC-CV với điện áp pin VBatt đạt xấp xỉ giá trị 4,2 V, pin Li-Ion sẽ được chuyển từ chế độ sạc LC sang chế độ sạc CV. Ngay tại thời điểm này, điện áp pin lại bị giảm đột ngột với giá trị điện áp đúng bằng điện áp rơi trên nội trở của pin Li-Ion. Khi đó, mạch điều khiển

sẽ quay trở lại chế độ sạc LC để sạc cho pin Li-Ion. Nếu đáp ứng của tín hiệu điều

khiển đủ nhanh, pin Li-Ion lại tiếp tục được chuyển sang chế độ sạc CV ngay sau đó. Quá trình chuyển đổi qua lại giữa hai chế độ sạc LC và CV có thể diễn ra liên

tục trong suốt giai đoạn chuyển tiếp này. Rõ ràng, điều này dẫn đến mất ổn định

nghiêm trọng cho hoạt động của hệ thống mạch sạc như minh họa trong hình 2.6.

Vấn đề này có thể được cải thiện dựa trên cơ chế của mạch so sánh có trễ hoặc có thể được khắc phục dựa trên các phương pháp chuyển tiếp mềm khác nhau [9, 13, 16, 23, 28] được áp dụng cho thiết kế mạch điều khiển hoặc mạch tạo dòng điện tham chiếu trong mạch sạc pin.

Hình 2.6. Chuyển tiếp không ổn định giữa hai chế độ sạc LC-CV.

Trong nghiên cứu này, phương thức tạo ra dòng điện tham chiếu không bị ngắt

trong suốt tiến trình sạc (Hình 2.7) được áp dụng nhằm cải thiện các vấn đề đột biến xung nhọn trong dòng điện sạc và mất ổn định do sự chuyển đổi chế độ sạc liên tục trong giai đoạn chuyển tiếp LC-CV. Theo đó, tại các thời điểm chuyển đổi chế độ

sạc TC-LC và LC-CV, dòng điện tham chiếu cho chế độ sạc hiện tại sẽ không bị

ngắt mà chỉ mở thêm dòng điện tham chiếu cho chế độ sạc kế tiếp. Nhờ vào đó, dòng điện IRef-ch tham chiếu cho dòng điện sạc được xem là dòng điện tổng hợp từ các dòng điện tham chiếu thành phần (ITC, ILC và ICV) và được tạo ra liên tục trong suốt tiến trình sạc. Dòng điện tham chiếu này giúp cải thiện được vấn đề đột biến dòng điện vừa được đưa ra ở phần trên. Bên cạnh đó, dòng điện tham chiếu thành phần ICV tương ứng với chế độ sạc CV có biên độ tăng dần theo dạng tín hiệu tích phân, nên không xảy ra vấn đề tăng hoặc giảm điện áp pin đột ngột tại thời điểm

chuyển đổi chế độ sạc LC-CV. Do vậy, sự mất ổn định trong hoạt động của hệ thống

mạch sạc do ảnh hưởng bởi nội trở của pin Li-Ion cũng được cải thiện bởi phương thức tạo và tổng hợp dòng điện tham chiếu đã được đưa ra trong nghiên cứu này.

Hình 2.7. Phương thức tạo dòng điện tham chiếu liên tục.

Hình 2.8. Sơ đồ thiết kế mạch tạo dòng điện tham chiếu sử dụng mạch tổng hợp tương tự.

Trên cơ sở của phương thức tạo dòng điện tham chiếu trong hình 2.7, sơ đồ mạch tạo dòng điện tham chiếu dựa trên nguyên lý mạch tổng hợp dòng điện tương tự được đưa ra trong hình 2.8. Trước tiên, mạch điện bao gồm OA2, M9 và RRef được thực hiện nhằm mục đích cung cấp dòng điện chuẩn IRef có giá trị không đổi và độc lập với nguồn cung cấp. Dòng điện IRef có giá trị được xác định bởi ⁄ và được xem như nguồn dòng được điều khiển bằng điện áp. Theo đó, các dòng điện tham chiếu thành phần ITC, ILC và IRef-end được tạo ra theo hệ số tỉ lệ

nhất định với IRef thông qua cấu trúc tương tự với mạch gương dòng điện M9 : M10, M13, M14. Trong đó, ITC và ILC là dòng điện tham chiếu thành phần tương ứng cho các chế độ sạc TC và LC. Dòng điện IRef-end được sử dụng để xác định trạng thái kết thúc sạc trong mạch điều khiển dòng điện sạc. Mặc khác, mạch biến đổi V-I được cấu thành từ mạch tích phân (OA3, C1, R1 và R2) và transistor nguồn dòng M24 cung cấp dòng điện ICV tăng dần trong chế độ sạc CV. Chỉ khi điện áp pin VBatt xấp xỉ giá trị 4,2 V, điện áp đầu ra của mạch tích phân sẽ có biên độ giảm dần theo thời gian dẫn đến dòng điện ICV được tăng dần từ không thông qua transistor nguồn dòng M24. Ngược lại, dòng điện ICV có giá trị bằng không khi điện áp VBatt nhỏ hơn 4,2 V.

Tiếp đến, các dòng điện tham chiếu thành phần ITC, ILC và ICV sẽ được tổng hợp để tạo ra dòng điện tham chiếu liên tục IRef-ch thông qua mạch tổng hợp dòng điện tương tự (M16 – M22). Trong đó, tổng của các dòng điện ITC và ILC được sao chép sang mạch tổng hợp tương tự dựa trên cấu trúc gương dòng điện kiểu Cascode điện áp thấp (M11M12 : M18M19). Tương tự, dòng điện ICV cũng được sao chép thông qua cấu trúc gương dòng điện (M25M26 : M21M22). Xét nút dòng điện tại đầu ra của mạch tổng hợp tương tự, dòng điện tham chiếu tổng hợp ID16 được xác định theo biểu thức (2.1).

(2.1) ( )

Dựa trên nguyên lý của phương thức tạo dòng điện tham chiếu liên tục trong hình 2.7: dòng điện ITC được mở liên tục trong suốt tiến trình sạc, tức là tín hiệu điều khiển VTC luôn ở mức điện áp cao. Dòng điện ILC chỉ được mở khi điện áp pin VBatt xấp xỉ giá trị 2,9 V, tức là tín hiệu điều khiển VLC ở mức điện áp cao chỉ khi VBatt  2,9 V. Và dòng điện tham chiếu ICV được mở tự động khi điện áp pin xấp xỉ giá trị 4,2 V. Từ biểu thức (2.1), dòng điện tham chiếu tổng hợp ID16 có thể được xác định tương ứng cho mỗi chế độ sạc như sau:

− Trong chế độ sạc TC, các dòng điện ILC, ICV đều bằng không, dòng điện ID16

bằng với dòng điện tham chiếu thành phần ITC (2.2).

(2.2)

− Trong chế độ sạc LC, dòng điện ICV bằng không và dòng điện tham chiếu

tổng hợp ID16 có giá trị bằng tổng của các dòng điện tham chiếu ITC và ILC (2.3).

(2.3)

− Trong chế độ sạc CV, dòng điện ID16 là dòng điện tổng hợp từ các dòng điện

tham chiếu thành phần ITC, ILC và ICV (2.1).

Trong thiết kế này, với mục đích giảm công suất tiêu thụ tĩnh trong mạch tạo

dòng điện tham chiếu, dòng điện IRef-ch tham chiếu cho dòng điện sạc được sao chép lớn hơn 4 lần từ dòng điện tham chiếu tổng hợp ID16 thông qua cấu trúc mạch gương dòng điện (M16 : M15). Như vậy, mạch tạo dòng điện tham chiếu sử dụng cơ chế tổng hợp tương tự đã cung cấp dòng điện tham chiếu IRef-ch không bị ngắt tại các thời điểm chuyển đổi chế độ sạc (TC-LC, LC-CV) và liên tục trong suốt tiến trình

sạc. Rõ ràng, phương thức tạo dòng điện tham chiếu này đã giúp cải thiện các vấn đề đột biến xung nhọn tại các thời điểm chuyển đổi chế độ sạc và giảm ảnh hưởng của nội trở đến hoạt động ổn định trong hệ thống mạch sạc.

Bảng 2.3. Tham số thiết kế mạch tạo dòng điện tham chiếu.

Kí hiệu

Kí hiệu Giá trị

W/L (m/m)

6/1,5

1,5/0,5 M14

1,5/0,5 M19

12/1,5 M24

RRef 140 K

40/4

1 K

M10

1,5/0,5 M15

M20

5/1,5 M25

12/1,5 R1

10/4

99 K

M11

12/1,5 M16

M21

12/1,5 M26

12/1,5 R2

2,2 pF

M12

12/1,5 M17

5/1,5 M22

12/1,5 Msw1

12/0,5 C1

M13

6/0,5 M18

12/1,5 M23

1,5/0,5 Msw2

12/0,5 VRef 1,4 V

Dựa trên các thông số thiết kế đã đưa ra bao gồm dòng điện sạc ICh trong bảng 2.1, hệ số tỉ lệ của dòng điện cảm biến với dòng điện sạc là 1/N trong tiểu mục 2.3.1.2 và

dòng điện tham chiếu IRef được lựa chọn cho thiết kế này với giá trị chuẩn là 10 A, hệ số tỉ lệ kích thước W/L của các transistor MOS cùng với giá trị của các phần tử R và C

trong mạch tạo dòng điện tham chiếu được xác định và đưa ra trong bảng 2.3.

2.3.3.2. Mạch tạo điện áp điều khiển

Trên cơ sở của mạch tạo dòng điện tham chiếu trong mục 2.3.3.1 và yêu cầu từ

mạch điều khiển dòng điện sạc trong mục 2.3.2, mạch tạo điện áp điều khiển trong hình 2.9 được xem như là mạch điều khiển logic. Trong đó, điện áp pin VBatt luôn được so sánh với các điện áp chuẩn VH và VL để đưa ra các tín hiệu điều khiển logic VTC, VLC, VS1 và VS2 tương ứng theo các chế độ sạc pin. Trạng thái logic của các tín hiệu điều khiển được mô tả trong bảng 2.4. Theo đó, nếu tín hiệu cho phép sạc VEN ở trạng thái điện áp thấp, các tín hiệu điều khiển VTC và VLC đều chuyển sang trạng thái điện áp thấp. Điều này đồng nghĩa với yêu cầu điều khiển ngắt dòng điện tham chiếu cho dòng điện sạc. Kết quả là, tiến trình sạc sẽ bị tạm dừng cho đến khi tín hiệu cho phép sạc VEN chuyển sang trạng thái điện áp cao. Như vậy, khi VEN được thiết lập ở trạng thái điện áp cao, tiến trình sạc được diễn ra cho đến thời điểm kết thúc sạc EOC. Tại thời điểm kết thúc sạc, các tín hiệu điều khiển Vend và VC1 phải

có cùng trạng thái điện áp cao, kéo theo các tín hiệu VS1 và VS2 đều chuyển sang trạng thái điện áp thấp. Điều kiện này dẫn đến điều khiển ngắt các nguồn dòng cung cấp dòng điện sạc và tiến trình sạc sẽ được kết thúc.

Hình 2.9. Sơ đồ thiết kế mạch tạo điện áp điều khiển.

Bảng 2.4. Trạng thái logic của các tín hiệu điều khiển.

Tín hiệu logic

VEN Vend

VC1

VC2

VTC

VLC

VS1

VS2

Trạng thái sạc

Tạm dừng sạc

Chế độ sạc TC

Chế độ sạc LC

Chế độ sạc CV

Kết thúc sạc EOC

Mặc dù, các nghiên cứu trong [13, 20, 24] đã chỉ ra rằng, mạch so sánh có trễ

không thể áp dụng trong mạch điều khiển logic để khắc phục vấn đề mất ổn định do

nội trở của pin (Hình 2.6). Bởi vì giá trị điện áp trễ lớn của mạch so sánh có thể gây ra các vấn đề ảnh hưởng đến tiến trình sạc pin như sau:

− Một là, tiến trình sạc được chuyển sang chế độ sạc CV muộn hơn so với tiến trình sạc chuẩn theo phương thức CC-CV (Hình 2.10(a)). Trong điều kiện này, pin sẽ được sạc tại chế độ LC trong thời gian dài và có thể dẫn đến tình trạng pin bị sạc quá mức điện áp. Điều này sẽ ảnh hưởng đáng kể đến mức độ an toàn cũng như tuổi thọ của pin Li-Ion.

− Hai là, tiến trình sạc được chuyển sang chế độ sạc CV sớm hơn so với tiến trình sạc chuẩn (Hình 2.10(b)). Điều này sẽ kéo dài thời gian sạc trong chế độ CV, dẫn đến tăng thời gian sạc pin cũng như ảnh hưởng đến chất lượng của pin Li-Ion.

Ngược lại, một khi các mạch so sánh trong mạch điều khiển logic được thiết kế với

giá trị điện áp trễ quá nhỏ. Điện áp trễ của các mạch so sánh này không thể đáp ứng được các yêu cầu cải thiện ổn định cho mạch sạc trong giai đoạn chuyển tiếp chế độ

(a)

(b)

sạc LC-CV.

Hình 2.10. Ảnh hưởng của điện áp trễ đến tiến trình sạc [24].

(a) Chế độ sạc CV xảy ra muộn. (b) Chế độ sạc CV xảy ra sớm.

Rõ ràng, nếu khắc phục được hai vấn đề nêu trên, mạch so sánh có trễ hoàn toàn

phù hợp cho thiết kế mạch tạo điện áp điều khiển trong mạch sạc pin, bởi vì:

− Điện áp pin VBatt luôn có giá trị tăng dần trong suốt tiến trình sạc. Vì vậy, quá trình so sánh giữa điện áp pin VBatt với các điện áp chuẩn VL và VH chỉ diễn ra trong nửa chu trình dương của vòng so sánh có trễ.

− Vòng điện áp trễ của mạch so sánh không chỉ giúp cải thiện vấn đề mất ổn định của mạch sạc như đã đề cập ở trên, mà còn giúp ổn định các tín hiệu điều khiển

từ tác động của các nguồn nhiễu nội tại hoặc bên ngoài.

, trong đó,

và

Xét trên khía cạnh lý thuyết, nếu mạch so sánh có trễ với ngưỡng điện áp vào dương là được áp dụng cho mạch tạo điện áp điều khiển trong hình 2.9. Khi đó, các đầu ra của mạch so sánh VC1 và VC2 chỉ có thể chuyển sang trạng thái điện áp cao khi điện áp VBatt vượt qua mức ngưỡng tương ứng là và . Như vậy, trong trường hợp này, ảnh hưởng của điện áp trễ đến tiến trình sạc xảy ra như minh họa trong hình 2.10(a).

Vấn đề này vẫn có thể được khắc phục nếu như giá trị của các điện áp chuẩn VL và VH được hiệu chỉnh giảm đi một lượng đúng bằng giá trị của điện áp . Khi đó, ngưỡng so sánh của điện áp pin VBatt trong mạch tạo điện áp điều khiển được và xác định tương ứng là . Do đó, vấn đề ảnh hưởng của điện áp trễ đến tiến tình sạc pin đã

được loại bỏ và mạch so sánh có trễ đã có thể được áp dụng trong mạch điều khiển

logic để cải thiện hiệu năng hoạt động cho mạch sạc pin Li-Ion. Trong thiết kế này, mạch so sánh điện áp có trễ sẽ được thiết kế với giá trị vòng điện áp trễ Vhys khoảng 200 mV. Theo đó, các điện chuẩn VL và VH trong thiết kế này sẽ có giá trị lần lượt là 2,8 V và 4,1 V so với các giá trị chuẩn theo phương thức sạc CC-CV tương ứng

là 2,9 V và 4,2 V.

2.4. Lựa chọn và thiết kế các phần tử chức năng

2.4.1. Mạch khuếch đại thuật toán OA

Mạch khuếch đại OA trong thiết kế này được áp dụng cho các mô-đun chức năng của mạch sạc pin Li-Ion: OA1 trong mạch cảm biến dòng điện sạc (tiểu mục 2.3.1.2), OA2 và OA3 trong mạch tạo dòng điện tham chiếu (tiểu mục 2.3.3.1). Yêu cầu chung trong thiết kế này là khuếch đại thuật toán OA hoạt động với dải điện áp

cung cấp rộng, có hệ số khuếch đại điện áp đủ lớn, dải biến đổi của điện áp ra rộng và điện áp lệch không tại đầu vào nhỏ. Chẳng hạn như, khuếch đại OA1 trong mạch cảm biến dòng điện nên được thiết kế với điện áp lệch không tại đầu vào nhỏ nhằm mục đích cân bằng các điện áp cực máng D của các transistor cảm biến dòng và

transistor công suất. Điều này sẽ góp phần tạo ra dòng điện cảm biến chính xác từ

dòng điện sạc pin dẫn đến nâng cao hiệu năng hoạt động cho mạch sạc.

Hình 2.11. Sơ đồ thiết kế mạch khuếch đại OA.

Nhằm đảm bảo các yêu cầu thiết kế này, sơ đồ thiết kế mạch khuếch đại thuật toán OA được đưa ra trong hình 2.11. Tương tự với nội dung đã trình bày trong mục 1.5, sơ đồ mạch khuếch đại OA này cũng bao gồm tầng khuếch đại vào vi sai (M1 – M5) và tầng khuếch đại ra kiểu nguồn chung (M6 – M7). Bên cạnh đó, mạch bù tần số bao gồm các transistor M8 – M11 và tụ điện Cc được thực hiện nhằm đảm bảo ổn định cho OA hoạt động theo cấu hình điều khiển có sử dụng hồi tiếp âm. Trong đó,

. transistor PMOS M8 đóng vai trò như một điện trở kết hợp với tụ bù miller Cc để bù điểm cực tần số trong tầng khuếch đại OA. Các transistor MOS M9 – M11 thực hiện chức năng phân cực điểm hoạt động cho transistor M8. Do đó, các transistor này phải được thiết kế nhằm thỏa mãn điều kiện cân bằng ( ⁄ ) ( ⁄ ) ⁄

Bảng 2.5. Tham số thiết kế mạch khuếch đại OA.

Kí hiệu

W/L (m/m)

3/1,5

1,5/2

3/1,5

33/1,5 M10

1,5/2

1,5/1,5 M7

16,5/2 M11

2/1,5

200 fF

1,5/1,5 M8

Trên cơ sở các thủ tục thiết kế khuếch đại thuật toán OA đã được đưa ra trong

[91, 93, 94], các tham số thiết kế cho khuếch đại OA trong hình 2.11 được xác định

và đưa ra trong bảng 2.5. Thông qua kết quả mô phỏng, hệ số khuếch đại điện áp

của OA tại tần số thấp đạt giá trị 75 dB và điện áp lệch không tại đầu vào đạt xấp xỉ

1 mV. Hình 2.12 minh họa đồ thị biên độ-pha của mạch OA theo cấu hình lặp áp

với tải điện dung 2 pF, tức là hệ số hồi tiếp âm bằng 1. Theo đó, độ rộng băng tần

khuếch đại đơn vị UBW đạt giá trị 7,8 MHz và độ dự trữ pha PM đạt giá trị xấp xỉ 60o. Kết quả này cho thấy rằng, khuếch đại OA đã thiết kế có thể hoạt động ổn định theo cấu hình có sử dụng hồi tiếp âm và đáp ứng được các yêu cầu thiết kế cho các

mô-đun chức năng trong mạch sạc pin Li-Ion.

Hình 2.12. Đồ thị biên độ – pha theo cấu hình OA có sử dụng hồi tiếp âm.

2.4.2. Mạch khuếch đại truyền dẫn OTA

Trong thiết kế mạch sạc, các transistor công suất MP1 và MP2 trong mạch nguồn dòng song song có tỉ số kích thước W/L rất lớn. Điện dung kí sinh tại cực cửa G của

các transistor này có giá trị lên đến vài chục pF. Điện dung kí sinh này đóng vai trò

như tụ điện tải của mạch điều khiển dòng điện sạc. Vì vậy, mạch khuếch đại OTA

được áp dụng trong mạch điều khiển dòng điện sạc không chỉ tăng độ chính xác cho quá trình điều khiển dòng điện sạc mà còn đảm bảo hoạt động ổn định theo cấu hình sử dụng hồi tiếp âm của mạch điều khiển. Bởi vì OTA được xem là mạch khuếch đại thuật toán OA mà chỉ có trở kháng cao tại đầu vào và đầu ra [95]. Vậy nên,

khuếch đại OTA dựa trên cơ chế tự bù tần số theo tụ điện tải tại đầu ra để đảm bảo

hoạt động ổn định theo cấu hình có sử dụng hồi tiếp âm.

Hình 2.13. Sơ đồ thiết kế mạch khuếch đại OTA.

Bảng 2.6. Tham số thiết kế mạch khuếch đại OTA.

Kí hiệu

W/L (m/m)

20/1,5

3,3/2

3/1,5

6/1,5

M11

M16

20/1,5

18/1,5

15/1,5

2/2

M12

M17

18/1,5

1,2/2

6/1,5

1,5/1,5 M8

M13

M18

6/1,5

2/2

6/1,5

1,5/1,5 M9

M14

M19

3,3/2

30/1,5

6/1,5

3/2

M10

M15

M20

Để đảm bảo cho khuếch đại OTA hoạt động trong dải điện áp cung cấp thay đổi

và dải biến đổi rộng của tín hiệu điện áp tại đầu vào, sơ đồ thiết kế mạch khuếch đại

OTA được đưa ra trong hình 2.13. So với cấu trúc OTA trong hình 1.22, khuếch đại OTA trong thiết kế này được thực hiện theo cấu trúc tầng khuếch đại vi sai (M1 – M8) sử dụng cặp transistor PMOS M1 và M2 tại đầu vào. Và tầng khuếch đại đẩy kéo tại đầu ra (M9 – M12) không sử dụng cấu hình Cascode nhằm tăng dải biến đổi của điện áp ra. Bên cạnh đó, các transistor nguồn dòng M5 và M6 sẽ giúp cải thiện hệ số khuếch đại cho OTA. Và mạch phân cực theo cấu trúc Cascode điện áp thấp (M13 – M20) thực hiện chức năng phân cực tĩnh cho các transistor nguồn dòng, điều này nhằm đảm bảo cho các transistor MOS của khuếch đại OTA đều hoạt động

trong chế độ bão hòa.

Các tham số thiết kế mạch khuếch đại OTA được xác định và đưa ra trong bảng

2.6. Thông qua kết quả mô phỏng, thiết kế OTA có hệ số khuếch đại tại tần số thấp

đạt xấp xỉ 50 dB và điện áp lệch không tại đầu vào nhỏ hơn 5 mV. Kết quả này vẫn

đảm bảo cho hoạt động so sánh dòng điện của OTA trong mạch điều khiển dòng

điện sạc. Bên cạnh đó, hình 2.14 đã mô tả đồ thị biên độ-pha của OTA theo cấu

hình sử dụng hồi tiếp âm đơn vị với tải điện dung điển hình là 5 pF. Qua đó cho

thấy, băng tần khuếch đại UBW của OTA đạt được khoảng 12 MHz và độ dự trữ pha PM đạt xấp xỉ 55o là phù hợp cho thiết kế mạch điều khiển dòng điện sạc. Bởi vì, nếu yêu cầu thiết kế tăng hệ số khuếch đại sẽ dẫn đến giảm băng tần khuếch đại

UBW và giảm tốc độ đáp ứng tần số của khuếch đại OTA. Hơn nữa, giá trị dự trữ

pha PM của OTA theo cấu hình sử dụng hồi tiếp âm sẽ được cải thiện tốt hơn khi

hoạt động với tải điện dung lớn hơn nhiều trong mạch điều khiển dòng điện sạc.

Hình 2.14. Đồ thị biên độ – pha theo cấu hình OTA có sử dụng hồi tiếp âm.

2.4.3. Mạch so sánh điện áp có trễ

Ưu điểm của mạch so sánh có trễ trong thiết kế mạch sạc đã được trình bày trong tiểu mục 2.3.3.2. Mạch so sánh có trễ có thể được thực hiện dễ dàng bởi thiết

kế kết hợp của khuếch đại OA với mạng điện trở hồi tiếp dương từ mạch ngoài. Tuy

nhiên, các phần tử điện trở mạch ngoài làm tăng đáng kể kích thước của mạch thiết

kế. Do đó, cấu trúc thiết kế mạch so sánh có trễ này ít được sử dụng trong các thiết kế mạch tích hợp. Trong nội dung này, sơ đồ thiết kế mạch so sánh điện áp có trễ được đưa ra trong hình 2.15.

Hình 2.15. Sơ đồ thiết kế mạch so sánh điện áp có trễ.

Tương tự cấu trúc mạch so sánh đã trình bày trong mục 1.5.3, sơ đồ thiết kế mạch so sánh có trễ này cũng bao gồm tầng vào vi sai (M1 – M7) sử dụng hồi tiếp dương thông qua các transistor M5, M6 và tầng ra là khuếch đại đẩy kéo (M8 – M11). Ngoài ra, tầng đệm bao gồm hai mạch đảo M12M13 và M14M15 được mắc nối tiếp nhằm mục đích cải thiện tốc độ đáp ứng tại đầu ra của mạch so sánh. Tầng khởi đầu bao gồm các transistor MOS M16 – M19 thực hiện chức năng thiết lập trạng thái đầu ra của mạch so sánh thông qua tín hiệu khởi đầu VST. Bởi vì mạch so sánh có trễ cũng có thể được gọi là mạch trigơ schmitt, trạng thái ban đầu của mạch so sánh không thể xác định đúng. Điều này có thể dẫn đến sai chế độ sạc một khi điện áp pin lúc bắt đầu tiến trình sạc nằm trong phạm vi vòng điện áp trễ. Nhờ vào tín hiệu khởi đầu VST được kết nối với tín hiệu cho phép sạc VEN. Khi đó, VST sẽ có mức điện áp thấp tại thời điểm khởi đầu của tiến trình sạc nhằm thiết lập trạng thái đầu ra cho mạch so sánh bất chấp sự sai khác của các tín hiệu điện áp so sánh tại đầu vào.

Bởi vì vấn đề mất ổn định của mạch sạc do ảnh hưởng bởi nội trở của pin đã được cải thiện dựa trên phương thức tạo dòng điện tham chiếu liên tục trong tiểu

mục 2.3.3.1. Trong thiết kế này, mạch so sánh chỉ được thiết kế nhằm tạo ra vòng

điện áp trễ nhỏ khoảng 200 mV. Điều này cũng có nghĩa là, mạch so sánh có trễ chỉ có thể khắc phục vấn đề mất ổn định khi dòng điện sạc có giá trị 1000 mA và nội

trở của pin Li-Ion có giá trị tối đa xấp xỉ 200 m. Tham số thiết kế của các

transistor MOS trong mạch so sánh có trễ được xác định và đưa ra trong bảng 2.7.

Bảng 2.7. Tham số thiết kế mạch so sánh điện áp có trễ.

Kí hiệu

W/L (m/m)

3/1

7,5/1

1,5/1

3/1

M11

M16

3/1

2/2

3/1

M12

M17

1,5/1

4,5/1

1,5/1

M13

M18

1,5/1

4,5/1

6/1

1,5/1

M14

M19

7,5/1

1,5/1

3/1

M10

M15

và

Kết quả mô phỏng của mạch so sánh có trễ với hai mức điện áp chuẩn tương trong hình 2.16, đã cho thấy rằng: vòng điện áp trễ ứng Vhys đạt giá trị xấp xỉ 200 mV. Điện áp đầu ra của mạch so sánh chuyển sang trạng thái điện áp cao ngay khi tín hiệu đầu vào đạt các mức ngưỡng so sánh tương ứng là

2,9 V (Hình 2.16(a)) và 4,2 V (Hình 2.16(b)). Như vậy, mạch so sánh đã thiết kế có

thể đảm bảo được các yêu cầu đã đưa ra trong thiết kế mạch tạo điện áp điều khiển

nhằm mục đích cải thiện hiệu năng hoạt động cho mạch sạc pin Li-Ion.

(a) (b)

Hình 2.16. Mô phỏng dạng sóng vào/ra của mạch so sánh có trễ. . (b) So sánh với điện áp chuẩn

(a) So sánh với điện áp chuẩn

2.4.4. Mạch cổng logic

Hai loại mạch cổng logic NAND và AND được sử dụng trong thiết kế mạch tạo điện áp điều khiển đã đưa ra trong tiểu mục 2.3.3.2. Nhìn chung, trong thiết kế

mạch tích hợp sử dụng công nghệ CMOS, cấu trúc mạch của các cổng logic thường

sử dụng cả hai loại transistor MOS là PMOS và NMOS. Bởi vì transistor PMOS được kết nối đến dương nguồn VDC cung cấp mức điện áp cao tương ứng với mức logic cao tại đầu ra và NMOS được kết nối đến điểm đất để đưa ra mức điện áp thấp tương ứng với mức logic thấp tại đầu ra. Sơ đồ thiết kế cổng logic NAND hai đầu vào trong hình 2.17 được cấu thành từ hai mạch logic NAND thành phần là các transistor NMOS M1M2 và các transistor PMOS M3M4. Trong đó, cấu trúc mạch logic thành phần PMOS (hoặc NMOS) có thể được luận ra từ cấu trúc mạch logic

NMOS (hoặc PMOS) theo nguyên tắc của cấu trúc mạch bù: transistor NMOS ⇌

transistor PMOS, mắc nối tiếp ⇌ mắc song song.

Hình 2.17. Sơ đồ thiết kế mạch cổng logic NAND.

Xét trên khía cạnh lý thuyết, hàm logic NAND là một hệ hàm đủ, nên các phần

tử logic khác đều có thể thực hiện chỉ dựa trên phần tử logic NAND. Tuy nhiên,

trong thiết kế này, mạch cổng logic AND hai đầu vào trong hình 2.18 được thực

hiện dựa trên thiết kế kết hợp giữa cấu trúc mạch logic NAND và mạch logic NOT (hay còn được gọi là mạch đảo). Bởi vì cấu trúc thiết kế này sử dụng ít transistor MOS và đưa ra mức logic cao/thấp tốt hơn tại đầu ra. Trong các thiết kế mạch cổng

logic CMOS, bởi vì độ linh động hạt dẫn n của transistor NMOS lớn hơn xấp xỉ ba lần so với p của transistor PMOS. Do đó, tỉ số kích thước W/L của PMOS thường được lựa chọn lớn hơn ba lần so với tỉ số kích thước của NMOS. Điều này nhằm

mục đích cân bằng dòng điện và điểm điện áp chuyển đổi trạng thái trong mạch cổng logic. Tuy nhiên, tốc độ chuyển đổi trạng thái của các cổng logic là rất nhanh

so với yêu cầu của thiết kế mạch điều khiển logic trong mạch sạc pin. Các tham số

về thời gian trễ cũng như điểm điện áp chuyển đổi trạng thái của các cổng logic không được yêu cầu chặt chẽ. Do vậy, trong thiết kế này, tỉ số kích thước W/L của

các transistor NMOS và PMOS sẽ được lựa chọn theo hệ số tỉ lệ là ( ⁄ ) ( ⁄ ) ⁄ . Dựa vào đó, kích thước của các transistor MOS được xác ⁄ định và liệt kê đầy đủ trong bảng 2.8.

Hình 2.18. Sơ đồ thiết kế mạch cổng logic AND.

Bảng 2.8. Tham số thiết kế các mạch cổng logic.

Kí hiệu

W/L (m/m)

3/0,5

1,5/0,5

1,5/0,5 M5

3/0,5

1,5/0,5 M6

2.5. Kết quả mô phỏng và thảo luận

2.5.1. Thiết lập mô hình mạch mô phỏng

Nhằm mục đích đơn giản hóa mô hình mạch điện cũng như giảm thời gian chạy

mô phỏng mà vẫn đảm bảo mô tả đúng các đặc tính hoạt động của mạch sạc pin Li- Ion, mô hình nội trở đơn giản của pin (mô hình mạch nối tiếp RSCBatt) thường được sử dụng cho mô phỏng trong hầu hết các thiết kế mạch sạc pin Li-Ion. Trong đó, RS là nội trở tương đương của pin và CBatt đóng vai trò là điện áp hở mạch (VOCV) của phần tử pin Li-Ion.

Bên cạnh đó, mô hình mô phỏng ở mức mạch điện dựa trên thời gian chạy trong

[72] là phù hợp cho các thiết kế mạch sạc được thực hiện trên công cụ thiết kế mạch tích hợp Cadence. Tuy nhiên, mô hình pin này chỉ có thể thực hiện sạc pin Li-Ion trong dải điện áp thay đổi từ 2,5 V đến 4,2 V. Do đó, trong mô phỏng này, một mô

hình rút gọn từ mô hình pin dựa trên thời gian chạy được đưa ra trong hình 2.19 với

các tham số thiết kế được lựa chọn và liệt kê trong bảng 2.9. Thiết kế mô hình mô phỏng rút gọn này cũng đã được sử dụng cho mô phỏng mạch sạc pin Li-Ion dựa

trên cấu trúc LDO trong nghiên cứu của Trang Hoang cùng các cộng sự [29].

Hình 2.19. Mô hình pin Li-Ion.

Bảng 2.9. Tham số thiết kế mô hình pin Li-Ion.

Kí hiệu

Giá trị (F)

Giá trị ()

0,08

1800

CBatt

1010

700

RSD

CTrans-S

0,05

4500

RTrans-S

CTrans-L

0,06

RTrans-L

Hình 2.20. Mô hình mô phỏng mạch sạc pin Li-Ion.

Như vậy, mô hình mạch mô phỏng cho thiết kế mạch sạc pin Li-Ion trên Cadence được thực hiện trong hình 2.20. Trong đó, ngoài các khối mạch sạc và mô hình pin Li-Ion, một nguồn áp lý tưởng được điều khiển bằng điện áp VCVS sẽ đóng vai trò là nguồn cung cấp thay đổi thích ứng và luôn duy trì ở mức lớn hơn 0,3 V so với điện áp của pin Li-Ion. Các tham số thiết lập cho mô hình mạch mô phỏng này được xác định theo các giá trị như sau: điện áp hở mạch ban đầu của pin Li-Ion có giá được thiết lập ở mức giá trị là 2 V, các điện áp chuẩn trị tương ứng là 1 V, 2,8 V, 4,1 V và 4,2 V.

2.5.2. Kết quả và thảo luận

Dựa trên mô hình mạch mô phỏng trong hình 2.20, các kết quả mô phỏng tin cậy của mạch sạc pin Li-Ion được đưa ra nhằm mục đích đánh giá và kiểm chứng

các đặc tính hoạt động cũng như các hướng tiếp cận trong thiết kế cải thiện hiệu

năng hoạt động của mạch sạc pin Li-Ion.

Hình 2.21. Các tín hiệu điều khiển logic.

Kết quả mô phỏng các tín hiệu điều khiển logic bao gồm Vend, VTC, VLC, VS1 và VS2 được đưa ra trong hình 2.21. Trong suốt tiến trình sạc, Vend luôn ở mức điện áp thấp, VTC luôn ở trạng thái điện áp cao tương đương với nguồn cung cấp. Tín hiệu điều khiển VLC chỉ chuyển sang trạng thái điện áp cao tại thời điểm bắt đầu chế độ sạc LC và luôn duy trì trạng thái tích cực này ngay cả khi Vend đã chuyển lên trạng thái kết thúc sạc. Điều này đã thể hiện rõ, tại các thời điểm chuyển đổi chế độ sạc, các tín hiệu điều khiển VTC, VLC không bị chuyển trạng thái từ điện áp cao sang điện áp thấp để điều khiển ngắt các dòng điện tham chiếu. Tương tự, các tín hiệu lựa chọn nguồn dòng VS1 luôn được duy trì ở mức điện áp cao trong tiến trình sạc, VS2 có mức điện áp thấp trong chế độ sạc TC và chuyển sang trạng thái điện áp cao ngay tại thời điểm chuyển đổi chế độ sạc TC-LC nhằm đáp ứng yêu cầu về dòng điện sạc lớn. Ngay khi tín hiệu kết thúc sạc Vend chuyển sang trạng thái điện áp cao,

các tín hiệu VS1 và VS2 đều đạt mức điện áp thấp để điều khiển ngắt dòng điện sạc cho pin Li-Ion. Qua đó cho thấy, các transistor PMOS công suất MP1 và MP2 trong khối nguồn dòng song song đã được lựa chọn để hoạt động đúng theo nguyên lý

thiết kế trong tiểu mục 2.3.1.1.

Hình 2.22. Các dòng điện tham chiếu thành phần.

Hình 2.22 minh họa kết quả mô phỏng của các dòng điện tham chiếu thành phần ITC, ILC và ICV. Rõ ràng, dựa trên cơ sở các tín hiệu điều khiển VTC, VLC và cơ chế tạo dòng điện tham chiếu tự động trong chế độ sạc CV, dòng điện tham chiếu ITC được cung cấp trong suốt tiến trình sạc. Tại mỗi thời điểm chuyển đổi chế độ sạc TC-LC hoặc LC-CV, dòng điện tham chiếu tương ứng là ILC hoặc ICV sẽ được tạo ra và tiếp tục duy trì cho đến thời điểm kết thúc sạc. Kết quả mô phỏng đã khẳng định

rằng, không có dòng điện tham chiếu nào được điều khiển ngắt mà chỉ mở thêm

dòng điện tham chiếu tương ứng cho chế độ sạc tiếp theo tại các thời điểm chuyển

đổi chế độ sạc. Mặc dù, vấn đề đột biến xung dòng điện nhỏ xuất hiện trong các dòng điện tham chiếu thành phần (điển hình là ILC), đây là kết quả của sự ảnh hưởng từ việc mở/ngắt các chuyển mạch điện tử trong mạch tạo dòng điện tham chiếu. Quá trình đột biến này diễn ra rất nhanh trong khoảng thời gian ngắn, nên không ảnh hưởng đến dòng điện tổng hợp IRef-ch (Hình 2.23) tham chiếu cho dòng điện sạc ICh.

Trong hình 2.23, kết quả mô phỏng dòng điện tham chiếu IRef-ch là dòng điện tham chiếu được tổng hợp từ các dòng điện tham chiếu thành phần ITC, ILC và ICV. Do vậy, dòng điện IRef-ch được tạo ra một cách liên tục và không bị ngắt tại các thời điểm chuyển đổi chế độ sạc. Bên cạnh đó, dòng điện ICV (Hình 2.22) tăng dần từ giá trị 0 A, nên quá trình chuyển đổi chế độ sạc LC-CV trong dòng điện tham chiếu tổng hợp IRef-ch được xem xét như dòng điện liên tục theo thời gian. Điều này đã cho

thấy rằng, giải pháp thiết kế mạch tạo dòng điện tham chiếu trong tiểu mục 2.3.3.1

không chỉ cải thiện vấn đề đột biến xung dòng điện tại các thời điển chuyển đổi chế độ sạc mà còn giúp cải thiện hoạt động ổn định cho mạch sạc tại thời điểm chuyển

đổi chế độ sạc LC-CV. Ngoài ra, hoạt động điều khiển chính xác của mạch cảm biến dòng điện và mạch điều khiển dòng điện sạc đã đưa ra dòng điện cảm biến IS luôn có giá trị xấp xỉ với dòng điện tham chiếu IRef-ch. Trong kết quả mô phỏng này, các dòng điện IS và IRef-ch tương ứng với các chế độ sạc TC, LC và CV có giá trị xấp xỉ là 42 A, 202 A và 202 A – 9 A.

Hình 2.23. Dòng điện tham chiếu và dòng điện cảm biến.

(a)

(b)

Hình 2.24. Dòng điện và điện áp sạc pin Li-Ion.

(a) Dòng điện sạc ICh. (b) Điện áp sạc pin VBatt.

Các kết quả mô phỏng của dòng điện và điện áp sạc pin Li-Ion được đưa ra

trong hình 2.24. Dựa trên kết quả mô phỏng của dòng điện sạc (hình 2.24(a)), trong

các chế độ sạc TC và LC, dòng điện sạc ICh đạt các giá trị xấp xỉ là 209 mA và 1010 mA tương ứng với hệ số tỉ lệ của dung lượng pin Li-Ion xấp xỉ 0,1C và 0,5C. Giá trị của dòng điện sạc ICh trong chế độ sạc CV được giảm dần từ 1010 mA cho đến thời điểm kết thúc sạc là 43 mA. Bên cạnh đó, vấn đề đột biến xung nhọn trong dòng

điện sạc tại các thời điểm chuyển tiếp chế độ sạc (TC-LC và LC-CV) đã được cải thiện và quá trình chuyển tiếp chế độ sạc từ LC sang CV của dòng điện sạc ICh là ổn định. Trong hình 2.24(b), kết quả mô phỏng đã cho thấy điện áp pin VBatt cũng được sạc chính xác với giá trị từ 2 V đến 4,2 V, điều này có nghĩa là pin Li-Ion được sạc đầy dung lượng. Mặc dù, điện áp tham chiếu để so sánh trong mạch tạo điện áp điều

khiển được lựa chọn với các giá trị tương ứng là 2,8 V và 4,1 V. Các thời điểm

chuyển tiếp chế độ sạc TC-LC và LC-CV của mạch thiết kế vẫn diễn ra đúng với giá trị của điện áp pin VBatt tại các ngưỡng giá trị tương ứng là 2,901 V và 4,203 V. Như vậy, giải pháp áp dụng mạch so sánh điện áp có trễ trong thiết kế mạch sạc là hoàn

toàn phù hợp và không ảnh hưởng đến tiến trình sạc pin Li-Ion. Cuối cùng, dựa trên kết quả mô phỏng trong hình 2.23 và hình 2.24, tỉ số thiết kế giữa dòng điện sạc ICh và dòng điện cảm biến IS cũng luôn được đảm bảo với giá trị xấp xỉ là 1/5000.

Hình 2.25. Hiệu suất công suất của mạch sạc pin Li-Ion.

Trong hình 2.25, kết quả mô phỏng hiệu suất công suất của mạch sạc pin Li-Ion được thực hiện với tiến trình sạc của điện áp pin VBatt từ 2 V đến 4,2 V. Kết quả này đã thể hiện rõ, hiệu suất công suất tối đa có thể đạt mức trên 93 %, hiệu suất trung bình của mạch sạc hoạt động trong chế độ sạc TC (VBatt = 2 – 2,9 V) đạt mức giá trị là 88,6% và trong chế độ sạc LC (VBatt = 2,9 – 4,2 V) đạt mức giá trị là 92,1 %.

Trong bảng 2.10, các kết quả đạt được của thiết kế mạch sạc pin Li-Ion được

tóm lược và so sánh với các nghiên cứu khác có cấu trúc điều khiển sạc tương đồng.

Qua đó cho thấy, thiết kế mạch sạc của luận án đã cải thiện các vấn đề đột biến xung

nhọn trong dòng điện sạc và chuyển tiếp chế độ sạc không ổn định. Điều này giúp tăng độ ổn định cho hoạt động của mạch sạc và giảm ảnh hưởng đến hiệu năng hoạt

động của pin Li-Ion. Mạch sạc đã thiết kế hoạt động với điện áp cung cấp thay đổi

thích ứng tương tự với nghiên cứu trong [8] đưa ra hiệu suất cao hơn [31-33] và có

thể cung cấp dòng điện sạc lớn hơn trong chế độ LC mà vẫn đảm bảo dòng điện sạc nhỏ trong chế độ TC so với các thiết kế mạch sạc khác [8, 31, 33]. Tuy nhiên, sự so sánh về dòng điện sạc và hiệu suất công suất trong bảng 2.10 chỉ mang tính tương đối. Vì mỗi cấu trúc mạch sạc được thiết kế để sạc pin Li-Ion có dung lượng khác

nhau và hiệu suất công suất của mạch sạc đã thiết kế trong chương này được xác

định với điện áp cung cấp là nguồn áp được điều khiển bằng điện áp VCVS.

Bảng 2.10. So sánh kết quả của mạch sạc đã thiết kế với các nghiên cứu khác.

[8]

[31]

[33]

[32]

Thiết kế của luận án

Thư viện công nghệ

TSMC 0,35 m

CMOS 0,18 m

BCD 0,35 m

Điện áp cung cấp

2,3 – 4,5 V

5 V

4,4 – 4,8 V

4,8 – 5 V

2,3 – 4,5 V

Cải thiện đột biến xung dòng điện

Chuyển tiếp chế độ sạc ổn định

79 %

92,1 %

91,2 %

67,4 %

79 %

Hiệu suất công suất trung bình

Dòng điện sạc ICh-TC

300 mA

304 mA

100 mA

74 mA

209 mA

Dòng điện sạc ICh-LC

698 mA

711 mA

350 mA

450 mA

1010 mA

Điện áp đầu ra VBatt

2 – 4,2 V

2,2 – 4,2 V

-- – 4,2 V

2 – 4,2 V

2.6. Kết luận chƣơng

Nội dung trọng tâm của chương đã thực hiện các giải pháp cải thiện hiệu năng của mạch sạc pin Li-Ion. Nguồn dòng song song được thực hiện nhằm đảm bảo chức năng cung cấp dòng điện sạc phù hợp cho pin Li-Ion theo phương thức sạc

CC-CV và đồng thời tăng khả năng linh hoạt trong thiết kế mạch sạc. Khuếch đại truyền dẫn OTA được áp dụng trong mạch điều khiển dòng điện sạc giúp tăng độ phân dải tín hiệu so sánh tại đầu vào dẫn đến tăng khả năng điều khiển chính xác

dòng điện sạc theo dòng điện tham chiếu liên tục. Mạch tạo dòng điện tham chiếu

liên tục và mạch so sánh điện áp có trễ được áp dụng trong mạch tạo dòng điện/điện áp nhằm mục đích cải thiện đột biến xung nhọn trong dòng điện sạc và hoạt động ổn

định của mạch sạc tại thời điểm chuyển đổi chế độ sạc LC-CV.

Trong chương này, mạch sạc pin Li-Ion hoạt động với dải điện áp cung cấp thay

đổi thích ứng được thiết kế dựa trên thư viện công nghệ BCD 0,35 m. Kết quả đạt

được của dòng điện sạc (0,1C, 0,5C và 0,022C tương ứng với các chế độ TC, LC và

trạng thái EOC) và điện áp pin (2 – 4,2 V) là phù hợp theo phương thức sạc CC-CV

và đảm bảo cho pin Li-Ion không bị ảnh hưởng bởi điều kiện hoạt động sạc quá

mức. Bên cạnh đó, các vấn đề đột biến xung nhọn trong dòng điện sạc và chuyển tiếp chế độ sạc không ổn định đã được cải thiện. Hiệu suất trung bình của mạch sạc

đạt mức 88,6 % và 92,1 % tương ứng với các chế độ sạc TC và LC. Thiết kế này sẽ

đóng vai trò là mạch tải cho quá trình phân tích và thiết kế hệ thống mạch sạc pin

Li-Ion hiệu năng cao trong chương tiếp theo của luận án.

CHƢƠNG 3

ĐỀ XUẤT GIẢI PHÁP THIẾT KẾ MẠCH BIẾN ĐỔI DC-DC KIỂU GIẢM ÁP CHO MẠCH SẠC HIỆU NĂNG CAO

3.1. Giới thiệu chƣơng

Trong [8, 9], các thiết kế mạch sạc hoạt động với điện áp cung cấp thay đổi dựa

trên cấu trúc cung cấp nguồn kiểu chuyển mạch SMPS. Cấu trúc thiết kế này không

chỉ đạt hiệu suất công suất cao hơn các thiết kế mạch sạc kiểu tuyến tính mà còn

bảo đảm độ cách ly cho pin Li-Ion tốt hơn các thiết kế mạch sạc kiểu chuyển mạch.

Tuy nhiên, các phần tử thiết kế ngoài chíp với kích thước lớn sử dụng cho cấu trúc Flyback trong [8] và cấu trúc biến đổi DC-DC kiểu tăng điện áp trong [9] làm tăng

đáng kể kích thước của mạch sạc và chưa phù hợp để áp dụng cho các thiết bị điện

tử di động với kích thước nhỏ gọn.

Giải pháp thiết kế hệ thống mạch sạc pin Li-Ion hiệu năng cao đưa ra trong

chương này được cấu thành từ mạch biến đổi DC-DC kiểu giảm áp và mạch sạc

kiểu tuyến tính đã thực hiện trong chương 2 của luận án. Giải pháp này đảm bảo

cho hệ thống mạch sạc đạt hiệu suất cao, cải thiện khả năng cách ly cho pin Li-Ion

và khả năng ứng dụng trong các thiết bị điện tử di động với kích thước nhỏ gọn. Dựa trên đặc tính hoạt động của mạch sạc, mạch biến đổi DC-DC với tải là mạch

sạc được phân tích và thiết kế chi tiết để hoạt động ổn định trong chế độ dẫn dòng

liên tục CCM và đáp ứng được yêu cầu đầu ra dải rộng cho mạch tải. Trong nội

dung còn lại của chương, tính ổn định của hệ thống cũng được xem xét dựa trên các

mô hình mạch xoay chiều tương ứng cho các chế độ hoạt động dòng điện không đổi

và điện áp không đổi. Các kết quả mô phỏng tin cậy cho mạch DC-DC với tải điện

trở và tải là mạch sạc được đưa ra để đánh giá và kiểm chứng đặc tính hoạt động

của mạch DC-DC và hệ thống mạch sạc pin Li-Ion.

3.2. Giải pháp thiết kế hệ thống mạch sạc hiệu năng cao

Nội dung đã trình bày trong các mục 1 và 1.4 cho thấy rằng, các thiết kế mạch sạc dựa trên cấu trúc ổn định kiểu tuyến tính LR với điện áp cung cấp không đổi có nhược điểm là hiệu suất thấp và tăng tổn hao nhiệt khi mạch hoạt động với dòng điện sạc lớn. Trong khi các thiết kế mạch sạc trên cơ sở cấu trúc ổn định kiểu chuyển mạch SWR chưa đạt độ cách ly tốt cho pin Li-Ion, điều này có thể dẫn đến thất thoát năng lượng của pin Li-Ion khi mạch sạc hoạt động trong chế độ dẫn dòng

không liên tục DCM.

Hình 3.1. Sơ đồ khối của hệ thống mạch sạc pin Li-Ion.

Nhằm cải thiện các vấn đề nêu ra ở trên, giải pháp thiết kế hệ thống mạch sạc hiệu năng cao được đưa ra trong hình 3.1. Trong đó, mạch sạc pin Li-Ion dựa trên

cấu trúc LR đã thực hiện trong chương 2 giúp cải thiện khả năng cách ly cho pin Li-

Ion và đạt hiệu suất cao với dải điện áp cung cấp thay đổi thích ứng lớn hơn 0,3 V

so với điện áp pin. Thông qua cơ chế hồi tiếp điện áp từ đầu ra của mạch sạc pin Li-

Ion, mạch biến đổi DC-DC thực hiện chức năng cung cấp đầu ra dải rộng cho mạch tải là mạch sạc. Trong giải pháp thiết kế này, mạch biến đổi DC-DC kiểu cuộn cảm

không cách ly (hay còn được gọi là mạch biến đổi DC-DC kiểu giảm áp) được đề

xuất nhằm giảm kích thước các phần tử thiết kế ngoài chíp. Điều này giúp giảm

kích thước tổng thể của mạch thiết kế PCB và tăng khả năng ứng dụng của hệ thống

mạch sạc trong các thiết bị điện tử di động với kích thước thiết kế nhỏ gọn.

3.3. Thiết kế mạch biến đổi DC-DC áp dụng cho mạch sạc pin Li-Ion

3.3.1. Mạch biến đổi DC-DC với tải là mạch sạc

Kiến trúc mạch DC-DC áp dụng cho mạch sạc pin Li-Ion được đưa ra trong

hình 3.2. Các khối chức năng chính của mạch DC-DC bao gồm mạch công suất,

mạch bù tần số, mạch điều chế PWM và mạch điều khiển chuyển mạch. Mạch DC- DC thực hiện chức năng cung cấp điện áp ra VDC ổn định và tỉ lệ với điện áp tham chiếu VARV dựa trên hệ điều khiển vòng kín. Trong mạch bù tần số, giá trị lấy mẫu từ điện áp ra VDC được so sánh với điện áp tham chiếu VARV nhằm tạo ra giá trị sai lệch là điện áp VC. Tín hiệu mang thông tin sai lệch này được sử dụng để thay đổi độ rộng xung của tín hiệu VPWM (tức là thay đổi hệ số hoạt động D) thông qua mạch điều chế PWM. Cuối cùng, thông qua mạch điều khiển chuyển mạch, tín hiệu điện áp VPWM được sử dụng để mở/ngắt các chuyển mạch MPS và MNS trong mạch công suất nhằm duy trì sự ổn định của điện áp ra VDC. Bên cạnh đó, từ mạch tải bao gồm cả mạch sạc và pin Li-Ion, điện áp pin VBatt tăng dần trong tiến trình sạc được hồi tiếp nhằm tạo ra điện áp tham chiếu thích ứng VARV nhờ vào mạch dịch mức điện áp. Như vậy, với kiến trúc mạch biến đổi DC-DC trong hình 3.2, điện áp ra VDC sẽ được điều khiển thay đổi thích ứng theo điện áp pin VBatt giúp cải thiện hiệu suất công suất tổng thể cho hệ thống mạch sạc pin Li-Ion. Các thông số thiết kế tổng thể

của mạch biến đổi DC-DC áp dụng cho mạch sạc pin Li-Ion được đưa ra trong bảng

3.1. Nội dung tiếp theo sẽ thực hiện tính toán và thiết kế các khối chức năng của mạch DC-DC nhằm đáp ứng các yêu cầu của mạch tải là mạch sạc pin Li-Ion. Quá

trình phân tích thiết kế tại mỗi giá trị điện áp hoặc dòng điện của mạch tải được xem

xét như trường hợp thiết kế cho mạch biến đổi DC-DC có điện áp đầu ra ổn định.

Hình 3.2. Sơ đồ khối chức năng của mạch DC-DC với tải là mạch sạc.

Bảng 3.1. Các thông số thiết kế tổng thể cho mạch biến đổi DC-DC.

Thư viện công nghệ

BCD 0,35 m

Điện áp vào (VI)

Hệ số gợn sóng điện áp vào (ri)

Điện áp ra (VDC)

( )

Hệ số gợn sóng điện áp ra (ro)

Dòng điện ra (IDC)

Điện áp tham chiếu thích ứng (VARV)

( )



Tần số chuyển mạch (fS  fRmp)

( )

Biên độ xung răng cưa (VM)

3.3.2. Tính toán và thiết kế hệ thống

3.3.2.1. Mạch công suất

Dựa theo [89, 90], mô hình tín hiệu nhỏ mạch công suất (khung nét đứt trong hình 3.2) của cấu trúc biến đổi DC-DC kiểu giảm áp được minh họa trong hình 3.3. Trong đó, RL và RC là điện trở kí sinh của các phần tử L và CO. Tham số d đặc trưng cho thành phần điều chế biến đổi của hệ số hoạt động D. Các tín hiệu vI, vDC và iDC

(a)

(b)

đại diện cho thành phần xoay chiều tương ứng của điện áp vào VI, điện áp ra VDC và dòng điện cung cấp cho mạch tải IDC. Trên cơ sở đó, các hàm truyền đạt hở mạch của mạch công suất bao gồm hàm truyền đạt điện áp vào – điện áp ra (TVI(s)), hàm truyền đạt dòng điện ra – điện áp ra (ZP(s)) và hàm truyền đạt hệ số hoạt động – điện áp ra (TVD(s)). Các hàm truyền đạt hở mạch này được xác định bởi các biểu thức (3.1) – (3.3) trong miền s theo điều kiện điện trở tải R rất lớn so với RL và RC.

Hình 3.3. Mô hình tín hiệu nhỏ của mạch công suất.

(a) Mô hình mạch. (b) Sơ đồ khối của mô hình mạch tín hiệu nhỏ

Hàm truyền đạt TVI(s) được xác định trong trường hợp ( ) ( ) :

( ) (3.1) ( ) ( )

Hàm truyền đạt ZP(s) được xác định trong trường hợp ( ) ( ) :

) ( ) (

( ) (3.2) ( ) ( )

Hàm truyền đạt TVD(s) được xác định trong trường hợp ( ) ( ) :

( ) (3.3) ( ) ( )

Trong đó, là tần số của các điểm không, là tần số của điểm cực

kép và là hệ số tắt dần được xác định như sau:

√ √

Trong hoạt động ổn định của mạch biến đổi DC-DC, các hàm truyền đạt TVI(s) và ZP(s) chỉ đặc trưng cho tác động của tín hiệu nhiễu tại đầu vào và dòng điện ra đến điện áp ổn định tại đầu ra. Hơn nữa, khi xét trong điều kiện hoạt động với hàm

truyền đạt vòng kín, các vấn đề ảnh hưởng này là rất nhỏ trong dải tần làm việc ổn định của mạch DC-DC. Trong khi đó, hàm truyền đạt TVD(s) có ảnh hưởng trực tiếp đến yếu tố ổn định và hiệu năng hoạt động của mạch DC-DC dựa trên hệ điều khiển

vòng kín. Vì vậy, hàm truyền đạt này đóng vai trò quyết định trong việc xác định

cấu trúc và các thành phần của mạch điều khiển hồi tiếp âm điện áp trong mạch DC-

DC. Trong nội dung này, các phần tử của mạch công suất trong hình 3.2 (khung đứt

nét) sẽ được tính toán và lựa chọn nhằm đảm bảo cho mạch DC-DC hoạt động trong

chế độ CCM và đảm bảo khả năng cung cấp đầu ra dải rộng cho mạch tải là mạch

sạc pin Li-Ion.

Xác định kích thước của các transistor chuyển mạch MPS và MNS: dựa trên kết quả thiết kế mạch sạc trong chương 2, các transistor chuyển mạch công suất phải đảm bảo dòng điện cung cấp IDC = ICh-LC cho mạch sạc pin Li-Ion. Tương tự trong mục 2.3.1, các transistor chuyển mạch MPS và MNS trong thiết kế này cũng được khảo sát và lựa chọn với tỉ số kích thước W/L tương ứng 33000 m/0,5 m và

11000 m/0,5 m. Sao cho dòng điện cung cấp tối đa của các transistor chuyển mạch có thể đạt mức giá trị lớn hơn khoảng 1,5 lần so với dòng điện tải (ICh-LC) theo yêu cầu của mạch sạc.

Xác định giá trị của cuộn cảm L: trong tính toán và thiết kế mạch biến đổi DC- DC, thành phần xoay chiều của dòng điện cuộn cảm đạt giá trị lớn (lựa chọn giá trị điện cảm L nhỏ) sẽ giúp cải thiện tốc độ đáp ứng đối với sự thay đổi của điện áp vào và dòng điện tải. Nhưng điều này dẫn đến hệ số gợn sóng điện áp xoay chiều tại đầu ra lớn và mạch DC-DC có thể hoạt động trong chế độ DCM. Ngược lại, đạt giá trị nhỏ (lựa chọn giá trị điện cảm L lớn) dẫn đến tốc độ đáp ứng của hệ thống

chậm khi có sự thay đổi của điện áp vào và dòng điện tải. Vì vậy, hệ số tỉ lệ ⁄ trong thiết kế thường được lựa chọn trong dải 0,1 – 0,3 tương ứng với tỉ lệ phần

trăm là 10 % – 30 %. Mặc khác, dựa theo kết quả của thiết kế mạch sạc trong

chương 2, giá trị tối đa của điện trở tải trong dải hoạt động của mạc sạc là  được xác định tại thời điểm điện áp ra VDC đạt 4,5 V và dòng điện ra . Kết hợp giữa điều kiện hoạt động của mạch biến đổi DC-DC trong (1.19) và tham

số xác định trong bảng 1.5, giá trị điện cảm L được xác định là 22,5 H và được lựa chọn cho thiết kế với  [96].

Xác định giá trị của tụ điện vào CI và tụ điện ra CO: các tụ điện vào/ra sẽ được xác định dựa trên tham số gợn sóng điện áp xoay chiều trong bảng 3.1, với giả thiết

là thành phần xoay chiều được phân bố đều trên tụ điện và nội trở tương đương của các tụ điện vào/ra. Trong hoạt động của mạch DC-DC, dòng điện tại đầu vào là dòng điện không liên tục và phụ thuộc vào hoạt động mở/ngắt chuyển mạch MPS. Dó đó, tụ điện đầu vào CI có vai trò cải thiện gợn sóng điện áp do ảnh hưởng bởi dòng điện xung tại đầu vào. Dựa theo [97], tụ điện vào CI được xác định và lựa chọn với giá trị tương ứng là 6,8 F (RC  5 m). Tụ điện ra CO có chức năng giảm thành phần điện áp xoay chiều tại đầu ra. Dựa trên cơ sở của tham số xác định trong bảng 1.5 và dải thay đổi của đầu ra theo mạch tải, giá trị tối thiểu của tụ điện

CO đã được tính toán và xác định với giá trị xấp xỉ 3 F. Tuy nhiên, giá trị tụ điện ra CO thường được lựa chọn lớn hơn nhiều so với giá trị tối thiểu đã tính toán. Điều này không chỉ giúp giảm thành phần điện áp xoay chiều tại đầu ra, mà còn cải thiện

các vấn đề đột biến biên độ điện áp tại đầu ra khi có sự thay đổi đột ngột của điện áp/dòng điện trong mạch tải. Vì vậy, trong thiết kế này, giá trị thiết kế của tụ điện ra sẽ được lựa chọn là  [98].

Như vậy, với các giá trị đã tính toán và lựa chọn cho thiết kế mạch công suất trong phần này, mạch DC-DC có thể hoạt động trong chế độ dẫn dòng liên tục CCM với dải rộng của dòng điện cung cấp cho mạch tải từ 50 mA – 1000 mA và hệ số

gợn sóng điện áp xoay chiều tại đầu ra thấp hơn hoặc bằng 1 %.

3.3.2.2. Mạch điều chế độ rộng xung PWM

Hình 3.4 minh họa sơ đồ mạch và dạng sóng mô tả hoạt động của mạch điều chế PWM. Trong hình 3.4(a), điện áp VC được so sánh với điện áp xung răng cưa VRmp có tần số không đổi fS và biên độ là VM. Độ rộng xung của VPWM tại đầu ra của mạch điều chế PWM được xác định theo sự thay đổi biên độ của điện áp VC, tức là hệ số hoạt động D được điều chế bởi giá trị của điện áp sai lệch VC. Hình 3.4(b) cho

thấy rằng, quan hệ tỉ lệ thức tại chu kỳ chuyển mạch thứ k được xác định là ( ) . Theo đó, các hàm đặc tả hoạt động của mạch điều chế PWM được xác định bởi các biểu thức (3.4) – (3.6).

Hàm hoạt động theo thời gian của mạch điều chế PWM:

(3.4) ( ) ( ( ))

Hàm hoạt động mô hình tín hiệu nhỏ của mạch điều chế PWM:

(3.5) ( ) ( )

Hàm truyền đạt trong miền s của mạch điều chế PWM:

(a)

(b)

(3.6) ( ) ( ) ( )

Hình 3.4. Điều chế độ rộng xung PWM.

(a) Mạch điều chế PWM. (b) Dạng sóng tín hiệu PWM.

Thiết kế mạch so sánh CM: sơ đồ thiết kế mạch so sánh áp dụng cho mạch điều chế PWM được đưa ra trong hình 3.5. Cấu trúc mạch bao gồm mạch phân cực tĩnh kiểu Cascode điện áp thấp (M17 – M21), mạch so sánh điện áp hai tầng khuếch đại sử dụng hồi tiếp dương (M1 – M12) và mạch đệm (M13 – M16). Tương tự với nội dung đã trình bày trong mục 1.5.3, mạch phân cực tĩnh có chức năng cung cấp điện áp/dòng điện phân cực cho các transistor MOS trong mạch so sánh. Mạch đệm được cấu thành từ hai mạch đảo đóng vai trò cải thiện tốc độ đáp ứng tại đầu ra của mạch so sánh. Ngoài ra, mạch khuếch đại vi sai theo cấu trúc sử dụng cặp transistor PMOS M1 và M2 tại đầu vào nhằm đảm bảo hoạt động của mạch điều chế PWM với dải điện áp vào là tín hiệu xung răng cưa VRmp = 0,5 V – 3,5 V.

Hình 3.5. Sơ đồ thiết kế mạch so sánh có trễ lan truyền thấp.

Bảng 3.2. Tham số thiết kế mạch so sánh có trễ lan truyền thấp.

Kí hiệu

W/L (m/m)

4/0,5

1,2/2

1,5/0,5 M12

M17

4/0,5

8/1

3/0,5

2/2

M7,8

M13

M18

2/0,5

4/0,5

4/1

1,5/0,5 M19

M14

2/0,5

4/0,5

4/1

M10

M15

M20

4/0,5

2/0,5

2/2

1,5/0,5 M11

M16

M21

Hình 3.6. Mô phỏng dạng sóng tín hiệu vào và ra của mạch so sánh.

Trong thiết kế này, mạch so sánh điện áp CM được thực hiện với các transistor MOS có chiều dài kênh tối thiểu (L = 0,5 m) nhằm mục đích cải thiện tốc độ so

sánh và độ trễ lan truyền giữa đầu vào và đầu ra. Các tham số kích thước thiết kế

W/L của mạch so sánh được đưa ra trong bảng 3.2. Kết quả mô phỏng của mạch so sánh được thực hiện với tụ tải 1 pF trong hình 3.6 cho thấy rằng, thời gian trễ lan

truyền trung bình giữa đầu vào và đầu ra đạt xấp xỉ 11 ns. Kết quả này là phù hợp

với yêu cầu mạch so sánh tốc độ cao và trễ lan truyền nhỏ trong mạch điều chế độ

rộng xung PWM.

3.3.2.3. Mạch bù tần số

Trong hình 3.7, hàm khuếch đại vòng của mạch DC-DC được xác định bởi ( ) ( ) ( ) ( ). Trong đó, ( ) là hàm truyền đạt vòng hở của mạch công suất trong (3.3), ( ) là hàm truyền đạt của mạch điều chế PWM trong (3.6) và ( ) là hàm truyền đạt của mạch bù tần số. Để đảm bảo cho mạch DC-DC hoạt động ổn định và giảm ảnh hưởng bởi nhiễu tần số cao, yêu cầu các giá trị dự trữ pha PM và dự trữ biên độ GM của hàm khuếch đại vòng ( ) đạt mức tối thiểu là 45o và 12 dB. Với kết quả đã tính toán cho mạch công suất trong mục 3.3.2.1, hàm truyền đạt ( ) trong (3.3) đưa ra điểm không tại tần số xấp xỉ 1,45 MHz và điểm cực kép tại tần số tương ứng 7,23 KHz. Theo đó, tần số của điểm không lớn hơn nhiều so với tần số chuyển mạch (500 KHz) nên không ảnh hưởng đến dải tần hoạt động của mạch DC-DC. Trong khi, tần số của điểm cực kép nằm trong dải tần hoạt động của mạch DC-DC và gây ra sự suy giảm đáng kể cho đặc tuyến biên độ và pha của hàm khuếch đại vòng ( ). Do vậy, trong thiết kế này, mạch bù tần số loại III trong hình 3.8 được áp dụng để cải thiện giá trị dự trữ pha PM cho hàm khuếch đại vòng ( ) nhằm mục đích cải thiện hoạt động ổn định cho hệ thống mạch DC-DC với tải là mạch sạc pin Li-Ion.

Hình 3.7. Sơ đồ khối mô hình tín hiệu nhỏ của mạch DC-DC.

Mạch bù tần số trong hình 3.8 vừa có chức năng so sánh điện áp được lấy mẫu từ điện áp ra là VFB với điện áp tham chiếu VARV, vừa thực hiện bù tần số nhằm đảm bảo hoạt động ổn định cho hệ thống mạch DC-DC. Điện trở RF2 (trong thiết kế này, ) được thêm vào với mục đích thiết lập mức điện áp một chiều VFB được hồi tiếp từ điện áp ra VDC. Rõ ràng, điện áp hồi tiếp VFB được xác định bởi

⁄

( ) ( ) ( ( )) . Nếu xét tại tần số  bằng không (xét cho trường hợp tín hiệu một chiều DC), trở kháng ( ) . Khi đó, điện áp hồi tiếp một chiều VFB sẽ bằng 1/2 lần so với điện áp ra VDC. Điều này cũng có nghĩa là điện áp DC tại đầu ra của mạch DC-DC được thiết lập bởi . Mặc khác, với giả thiết thành phần xoay chiều của điện áp tham chiếu VARV được xem như bằng không, điện trở RF2 sẽ không được xem xét trong mô hình mạch xoay chiều tín hiệu nhỏ và hàm truyền đạt trong miền s của mạch bù tần số được xác định theo biểu thức (3.7).

Hình 3.8. Sơ đồ thiết kế mạch bù tần số loại III.

) ( ) ( (3.7) ( ) ( ) ( ) ( ) ( ) ) ( ) (

Trong đó,

( )

) (

Trên cơ sở phân tích thiết kế bù tần số cho mạch DC-DC trong [89, 99], tần số cắt của hàm khuếch đại vòng ( ) nên được chọn trong khoảng từ 0,1 đến 0,3 lần so với tần số chuyển mạch . Bởi vì có giá trị lớn sẽ giúp cải thiện đáp ứng tần số của mạch DC-DC. Tuy nhiên, nhiễu cao tần điển hình là tín hiệu nhiễu từ tần số chuyển mạch có thể ảnh hưởng đến hoạt động của mạch DC-DC. Ngược lại, nếu được thiết lập ở mức giá trị quá thấp dẫn đến mạch DC-DC có tốc độ đáp

ứng chậm đối với sự thay đổi của dòng điện mạch tải tại đầu ra. Các tần số điểm không của mạch bù tần số sẽ được thiết lập lân cận giá trị tần số điểm cực kép của mạch công suất nhằm bù pha bị suy giảm đáng kể do ảnh hưởng của điểm cực kép này. Các điểm cực của mạch bù tần số sẽ được thiết lập ngoài dải tần khuếch đại UBW (Unity-Gain Bandwidth) của ( ) và thường được thiết lập ở dải tần số lớn hơn hoặc bằng . Điều này giúp cải thiện hệ số dự trữ

biên độ GM dẫn đến giảm đáng kể ảnh hưởng của nhiễu cao tần.

Bảng 3.3. Tham số thiết kế mạch bù tần số.

Kí hiệu

Giá trị

Kí hiệu

Giá trị

1,1 nF

13 K

510 pF

566 

5,1 pF

71,5 K

Hình 3.9. Đồ thị biên độ - pha của hàm khuếch đại vòng TL1(s).

Trong thiết kế này, tần số cắt được lựa chọn tại giá trị , các tần số điểm không được thiết lập tại các giá trị tương ứng là và , các tần số điểm cực còn lại sẽ được xác định tại các dải giá trị

tương ứng là và ( ) . Theo đó, giá trị của các phần tử thụ động RC

trong mạch bù tần số đã được tính toán và lựa chọn dựa trên các giá trị chuẩn của

điện trở R và tụ điện C trong thiết kế thực tế, các giá trị này đã được liệt kê đầy đủ trong bảng 3.3. Kết quả mô phỏng hàm khuếch đại vòng ( ) với trường hợp điển hình (VDC = 4 V và IDC = 1 A) trong hình 3.9 cho thấy rằng, giá trị dự trữ pha PM đạt xấp xỉ 59,4o tại tần số cắt và giá trị dự trữ biên độ GM đạt 27 dB tại tần số 445 KHz. Như vậy, kết quả của thiết kế mạch bù tần số đã đạt được là phù hợp so với mức giá trị yêu cầu tối thiểu của GM và PM tương ứng lớn hơn 45o và lớn hơn 12 dB.

Thiết kế mạch khuếch đại EA: nhìn chung, yêu cầu của khuếch đại EA trong

mạch bù tần số là hệ số khuếch đại lớn và dải tần số khuếch đại rộng. Bên cạnh đó,

khuếch đại EA còn có chức năng so sánh và khuếch đại giá trị sai lệch của điện áp VFB so với điện áp tham chiếu VARV. Do vậy, khuếch đại EA cần đạt được tốc độ biến đổi nhanh và tính đối xứng tại đầu ra nhằm cân bằng tốc độ điều khiển và ổn định điện áp ra VDC của mạch biến đổi DC-DC.

Hình 3.10. Sơ đồ thiết kế mạch khuếch đại EA.

Để thỏa mãn các vấn đề vừa nêu ra, cấu trúc thiết kế mạch khuếch đại thuật toán trong hình 3.10 dựa theo [100] bao gồm mạch phân cực tĩnh (M11 – M15), mạch khuếch đại vi sai (M1 – M6) và mạch khuếch đại đẩy-kéo hoạt động ở chế độ AB (M7 – M10). Trong đó, cấu trúc khuếch đại vi sai này có ưu điểm cung cấp hệ số khuếch đại điện áp lớn và cho phép mức điện áp hoạt động tại đầu vào thấp. Mạch khuếch đại đẩy-kéo giúp tăng tốc độ biến đổi và tính đối xứng cho tín hiệu tại đầu

ra của mạch khuếch đại thuật toán. Mạch khuếch đại thuật toán EA áp dụng cho

mạch bù tần số đã được thực hiện với các tham số kích thước liệt kê trong bảng 3.4. Thông qua kết quả mô phỏng mạch khuếch đại EA với cấu hình vòng hở trong hình

3.11, hệ số khuếch đại điện áp tại tần số thấp đạt xấp xỉ 70 dB, độ rộng băng tần

hoạt động BW và độ rộng băng tần khuếch đại đơn vị UBW đạt các mức giá trị

tương ứng là 538 KHz và 238 MHz. Các kết quả này đã đảm bảo được các yêu cầu của khuếch đại EA trong thiết kế mạch bù tần số.

Bảng 3.4. Tham số thiết kế mạch khuếch đại EA.

Kí hiệu

W/L (m/m)

6/1

8/1

1,5/1

4/1

M13

6/1

8/1

9/1

4/1

M10

M14

3/1

4,5/1

1,2/2

2/2

M11

M15

3/1

27/1

2/2

M12

Hình 3.11. Đồ thị biên độ của mạch khuếch đại EA.

3.3.2.4. Mạch điều khiển chuyển mạch

Bởi vì các transistor chuyển mạch công suất MPS và MNS trong mạch công suất có tỉ số kích thước W/L lớn, dẫn đến điện dung kí sinh tại cực G của các transistor

này có giá trị lớn lên đến vài chục pF. Trong khi, khả năng cung cấp dòng điện tải tại đầu ra của mạch điều chế độ rộng xung PWM không thể đáp ứng được các yêu cầu của tải điện dung trong hoạt động mở/ngắt các chuyển mạch công suất. Điều này dẫn đến tăng thời gian trễ cho việc mở/ngắt các chuyển mạch công suất và làm giảm tốc độ chuyển mạch, cũng như ảnh hưởng đến hoạt động tổng thể của mạch

DC-DC. Bên cạnh đó, các tín hiệu đồng bộ điều khiển mở/ngắt các chuyển mạch MPS và MNS có thể xảy ra trường hợp chồng lấp, dẫn đến cả hai transistor chuyển mạch công suất được mở đồng thời. Vấn đề này làm tăng tổn hao công suất của

(a)

(b)

mạch DC-DC bởi dòng điện kín mạch chạy qua các transistor chuyển mạch MPS và MNS. Vì vậy, mạch điều khiển chuyển mạch đóng vai trò như mạch đệm thường được sử dụng nhằm cải thiện các vấn đề vừa nêu ra ở trên.

Hình 3.12. Sơ đồ thiết kế mạch điều khiển chuyển mạch.

(a) Sơ đồ mạch thiết kế. (b) Biểu đồ dạng sóng theo thời gian.

⁄

Sơ đồ thiết kế mạch điều khiển chuyển mạch trong hình 3.12(a) bao gồm các khối chính là mạch đệm P (M1 – M8), mạch đệm N (M9 – M16) và mạch logic (I1 – I4). Các mạch đệm P và mạch đệm N đều được cấu thành từ chuỗi các mạch đảo nối tiếp nhau nhằm cung cấp các tín hiệu điều khiển chuyển mạch là VP và VN. Trong cấu trúc mạch đệm này, tỉ số kích thước W/L của các tầng mạch đảo liên tiếp nhau

) . Với Cload là điện dung kí sinh được thiết kế tăng cấp theo bội số là (

tại cực G của transistor chuyển mạch, Cin là điện dung đầu vào của tầng mạch đảo

đầu tiên và NI là số tầng mạch đảo cấu thành nên mạch đệm. Dựa trên các tín hiệu điều khiển VP và VN được tạo trễ bởi chính các mạch đệm tạo ra chúng, mạch logic thực hiện chức năng phân phối tín hiệu vào VPWM đến các mạch đệm, sao cho các tín hiệu VP và VN được tạo ra không bị chồng lấp tại thời điểm mở/ngắt các chuyển mạch công suất. Biểu đồ dạng sóng mô tả hoạt động của mạch điều khiển chuyển

mạch trong hình 3.12(b) đã thể hiện rõ, thời điểm chuyển đổi trạng thái của các tín hiệu điều khiển VP và VN được tách rời nhau bởi một khoảng thời gian trễ. Cụ thể là, một khi VPWM chuyển sang trạng thái điện áp thấp, tín hiệu điều khiển VP chuyển lên trạng thái điện áp cao trước VN một khoảng thời gian trễ tdelay-N bất chấp trạng thái của các tín hiệu điều khiển khác. Ngược lại, khi VPWM chuyển sang trạng thái điện áp cao, bất chấp trạng thái của các tín hiệu điều khiển khác, tín hiệu VN chuyển sang trạng thái điện áp thấp trước VP một khoảng thời gian đúng bằng tdelay-P. Điều này có nghĩa là, transistor chuyển mạch MNS (hoặc MPS) được điều khiển mở chỉ khi nào transistor chuyển mạch MPS (hoặc MNS) đã được ngắt trước đó.

Dựa trên các phân tích lý thuyết và thiết kế mạch điều khiển chuyển mạch trong [95, 101-103], trong thiết kế này, số tầng mạch đảo NI = 4 và hệ số nhân tăng cấp giữa các tầng liên tiếp nhau U = 4 được lựa chọn cho thiết kế các mạch đệm P

và mạch đệm N. Tỉ số kích thước W/L của các transistor MOS trong bảng 3.5 được

xác định thông qua khảo sát dựa trên mô phỏng mạch nguyên lý. Ngoài ra, các phần

tử logic NOT và NAND được thiết kế với tỉ số kích thước W/L giữa các transistor

PMOS và NMOS tương tự trong mục 2.4.4, phần tử logic NOR sẽ được thiết kế

theo cấu trúc ngược lại với phần tử logic NAND.

Bảng 3.5. Tham số thiết kế các mạch đệm P và N.

Kí hiệu

W/L (m/m)

40/0,5

20/0,5

320/0,5

640/0,5 M9

M13

20/0,5

10/0,5

160/0,5

320/0,5 M10

M14

80/0,5

1280/0,5

160/0,5 M7

2560/0,5 M11

M15

80/0,5

40/0,5

640/0,5

1280/0,5 M12

M16

3.3.2.5. Mạch tạo xung răng cưa

Nhìn chung, các mạch tạo tín hiệu điện áp xung răng cưa [101, 104, 105] thường dựa trên cơ chế nạp/xả có điều khiển của tụ điện. Các dòng điện/điện áp tham chiếu ổn định và độc lập với nguồn cung cấp được yêu cầu nhằm đảm bảo

mức độ chính xác về biên độ và độ dốc tuyến tính của tín hiệu xung tại đầu ra. Sơ

⁄

đồ thiết kế mạch tạo xung răng cưa trong hình 3.13 đã thể hiện rõ vấn đề này. Dòng điện tham chiếu được tạo ra như một nguồn dòng được điều khiển bằng điện áp chuẩn VRef. Theo đó, cấu trúc gương dòng điện kiểu Cascode điện áp thấp (M4M5 : M6M7, M8M9) cần được áp dụng để cung cấp chính xác các dòng điện chuẩn tương ứng là I2 và I3. Bởi vì các dòng điện chuẩn này sẽ được sử dụng cho quá trình tạo ra các điện áp chuẩn V1, V2 thông qua các điện trở nối tiếp R1R2 và điện áp xung răng cưa VRmp thông qua quá trình điều khiển nạp cho tụ CR.

Hình 3.13. Sơ đồ thiết kế mạch tạo xung răng cưa.

Xét trạng thái hoạt động ổn định của mạch tạo xung răng cưa, chu trình điều khiển nạp/xả cho tụ CR được thực hiện dựa trên so sánh giữa biên độ điện áp VRmp với các giá trị điện áp chuẩn V1 và V2. Khi và điện áp ngưỡng so sánh là V1, đầu ra của mạch so sánh CM có mức điện áp thấp, dẫn đến các transistor MOS M10 – M12 đều ở trạng thái ngắt. Trong khoảng thời gian này, tụ điện CR được nạp bởi dòng điện chuẩn I3 và điện áp VRmp tăng tuyến tính tạo nên sườn dốc của tín hiệu xung răng cưa. Ngay khi VRmp đạt mức điện áp ngưỡng V1, các transistor M10 – M12 được mở nhờ vào trạng thái điện áp cao tại đầu ra của CM. Kết quả là, điện áp ngưỡng so sánh được chuyển từ V1 sang V2. Và tụ điện CR được xả thông qua các transistor M11M12, dẫn đến điện áp VRmp bị giảm nhanh đến mức điện áp ngưỡng V2. Tại thời điểm này, đầu ra của mạch so sánh CM được chuyển sang mức điện áp thấp, nên điện áp ngưỡng so sánh lại được chuyển từ V2 sang V1 và chu trình nạp cho tụ CR được lặp lại.

Như vậy, biên độ của tín hiệu xung răng cưa được xác định dựa trên giá trị của các điện áp chuẩn V1 và V2 trong (3.8). Chu kỳ của tín hiệu xung được đánh giá là

hàm theo thời gian nạp (tr) và thời gian xả (tf) của tụ CR. Trong đó, thời gian nạp tr chỉ phụ thuộc vào tham số giá trị của các phần tử R1, CR và được xác định bởi (3.9). Thời gian xả tf của tụ CR có giá trị bằng không theo điều kiện lý tưởng. Trong thiết kế thực tế, tf thường được lựa chọn ở mức giá trị đủ nhỏ trong khoảng (5 – 10)% so với chu kỳ xung TRmp.

Biên độ tín hiện xung VRmp:

(3.8)

Thời gian nạp của tụ điện CR:

(3.9) ( )

Bảng 3.6. Tham số thiết kế mạch tạo xung răng cưa.

Kí hiệu

Kí hiệu Giá trị

W/L (m/m)

1,2/2

8/1

280 K

RRef

2/2

8/1

1,5/1

300 K

M10

4/1

8/1

3/2

50 K

M11

8/1

3/2

6,2 pF

M12

Hình 3.14. Mô phỏng dạng sóng ra của mạch tạo xung răng cưa.

Nhằm đảm bảo cho mạch tạo xung răng cưa hoạt động ổn định và cung cấp tín hiệu ra chính xác, mạch khuếch đại OA với độ dự trữ pha PM xấp xỉ 60o đã thiết kế trong mục 2.4.1 và mạch so sánh có độ trễ lan truyền nhỏ ( 11 ns) đã thiết kế trong

tiểu mục 3.3.2.2 được áp dụng trong thiết kế này. Bên cạnh đó, tỉ số kích thước W/L của các transistor MOS và giá trị của các phần tử R, C trong mạch tạo xung răng

cưa cũng được xác định và liệt kê trong bảng 3.6. Kết quả mô phỏng dạng sóng tín

hiệu ra của mạch tạo xung răng cưa trong hình 3.14 đã thể hiện rõ, điện áp xung VRmp có giá trị tối thiểu đạt xấp xỉ 0,45 V và giá trị tối đa đạt 3,51 V tương ứng với biên độ VM  3,06 V. Tần số fRmp (cũng là tần số chuyển mạch fS) của tín hiệu xung răng cưa đạt giá trị tương đương 500,5 KHz. Kết quả này là phù hợp với yêu cầu

thiết kế mạch biến đổi DC-DC áp dụng cho mạch sạc pin Li-Ion trong bảng 3.1.

3.3.2.6. Mạch dịch mức điện áp tham chiếu

Điện áp pin VBatt tăng dần trong tiến trình sạc, theo đó, điện áp tham chiếu VARV hồi tiếp từ điện áp pin Li-Ion được sử dụng cho việc điều khiển điện áp ra VDC bám sát và thay đổi thích ứng theo VBatt. Điều này làm giảm công suất tiêu thụ của mạch sạc và giúp cải thiện hiệu suất công suất cho hệ thống mạch sạc. Sơ đồ thiết kế mạch dịch mức điện áp tham chiếu được đưa ra trong hình 3.15.

Hình 3.15. Sơ đồ thiết kế mạch dịch mức điện áp tham chiếu.

Bảng 3.7. Tham số thiết kế mạch dịch mức điện áp tham chiếu.

Kí hiệu

W/L (m/m)

16/2

8/2

2/2

4/2

12/2

1,2/2

M6, 7

Trong đó, khuếch đại OA theo cấu hình lặp điện áp được sử dụng nhằm cách li giữa mạch tải là pin Li-Ion và mạch biến đổi DC-DC. Các transistor PMOS mắc theo cầu hình điôt đóng vai trò là mạch chia điện áp giúp giảm công suất tiêu thụ và giảm kích thước mạch thiết kế. Trên cơ sở các thiết kế trong [8, 32], mạch dịch điện áp tương tự bao gồm các transistor MOS M1 – M5 được thực hiện dựa vào cấu trúc mạch khuếch đại vi sai cơ bản. Tỉ số kích thước W/L của các transistor M1, M2, M3 và M4 được thay đổi theo các hệ số tỉ lệ nhằm đạt được mức dịch điện áp là 0,15 V. Nghĩa là điện áp đầu ra của mạch dịch mức điện áp được xác định bởi

( ⁄ ) và được minh họa thông qua kết quả mô phỏng trong hình 3.16. Trong thiết kế này, mạch khuếch đại OA được thiết kế theo cấu trúc đã thực hiện trong

mục 2.4.1. Ngoài ra, tỉ số kích thước thiết kế W/L của các transistor MOS trong mạch

dịch mức điện áp tham chiếu được liệt kê trong bảng 3.7.

Hình 3.16. Điện áp ra của mạch dịch mức điện áp tham chiếu.

3.4. Tính ổn định của hệ thống

Tính ổn định hệ thống sẽ được đánh giá dựa trên đáp ứng tần số của mô hình

xoay chiều tín hiệu nhỏ. Trên cơ sở hoạt động của mạch sạc pin Li-Ion đã thực hiện

trong chương 2, quá trình phân tích ổn định cho hệ thống mạch sạc cũng được phân

theo hai chế độ hoạt động là dòng điện không đổi và điện áp không đổi.

 Phân tích ổn định hệ thống trong chế độ hoạt động với dòng điện không đổi

Trong chế độ hoạt động này, điện áp VBatt thay đổi theo tiến trình sạc và điện áp ra VDC của mạch DC-DC cũng được thay đổi nhờ vào điện áp tham chiếu thích ứng VARV. Do đó, tính ổn định của hệ thống liên quan trực tiếp đến đáp ứng tần số của mạch sạc pin Li-Ion cùng với mạch biến đổi DC-DC có điện áp VARV thay đổi.

Hình 3.17. Sơ đồ tương đương của mạch bù tần số.

Trên cơ sở hệ phương trình hỗn hợp (h) của mạng bốn cực, phần mạch hồi tiếp (mạch nối tiếp Z1RF2) của mạch bù tần số trong hình 3.8 được mô tả bởi mạch tương đương trong hình 3.17 (khung nét đứt). Trong đó, mạch nối tiếp Z1RF2 được xem là

trở kháng mắc song song tại đầu ra của mạch DC-DC, trở kháng này có giá trị lớn

hơn nhiều so với mạch tải là mạch sạc nên không ảnh hưởng đến hoạt động của hệ thống. Hàm hồi tiếp điện áp và hàm truyền đạt của mạch bù tần số sẽ được xác định . lại theo các biểu thức (3.10) và (3.11) với

Hàm hồi tiếp điện áp:

) (

(3.10) ( ) ( ) ( ) ( )

Hàm truyền đạt của mạch bù tần số:

( )

( ) ( (3.11) ) ( ) ( )

Trong đó, hệ số tích phân , các điểm cực và các điểm không

( ⁄ )

⁄ . tương tự trong biểu thức (3.7), điểm không

. Theo đó, mô hình tín hiệu nhỏ của mạch biến đổi DC-DC với điện áp tham chiếu VARV thay đổi được đưa ra trong hình 3.18. Hàm truyền đạt vòng kín của mạch DC-DC được xác định bởi (3.13) với ⁄

Hình 3.18. Sơ đồ khối mô hình tín hiệu nhỏ của mạch DC-DC với VARV thay đổi.

(

) (

)

) (

Từ (3.3), (3.6) và (3.11), hàm truyền đạt vòng hở của mạch DC-DC được xác định:

( ) ( ) ( )

(

) (

)

(3.12)

( ) ( ) ( )

Hàm truyền đạt vòng kín của mạch DC-DC:

) (

)

(

) (

(

) (

)

) (

(3.13)

⁄ Tiếp theo, dựa trên cấu trúc thiết kế mạch sạc trong chương 2 cùng với giả thiết pin Li-Ion được thực hiện bởi mô hình nội trở RS và tụ điện CBatt, mô hình hoạt động của mạch sạc với dòng điện không đổi được đưa ra trong hình 3.19. Trong đó, Cg và Rg là tụ điện kí sinh và điện trở tại đầu ra của mạch điều khiển dòng điện sạc. Dòng điện cảm biến IS = ICh/N được so sánh với dòng điện một chiều là IRef-ch nhằm tạo ra Vg điều khiển dòng điện ICh có giá trị không đổi. Hàm truyền đạt của mạch sạc sẽ được xác định bởi (3.17) với , là hệ số truyền đạt của các transistor . M6,7, MP (bao gồm MP1 và MP2) trong thiết kế mạch sạc và hệ số

Hình 3.19. Mô hình hoạt động của mạch sạc trong chế độ dòng điện không đổi.

Bảng 3.8. Tham số hoạt động của mạch sạc trong chế độ CC.

(A/V)

(mA/V)

(pF)

(A/V)

(K)

341,35

480,91

170,8

12,8

635,23

Dòng điện tại đầu ra:

(3.14) ( ) ⁄

Điện áp điều khiển:

(3.15)

) (3.16)

( ) (

( )) (

( ) ⁄

Điện áp ra:

Hàm truyền đạt của mạch sạc trong chế độ dòng điện không đổi:

) ( ) (

(3.17) ( ) ( ) ( ) ( )

được xác định như sau: Trong đó, các tham số và

) (

Hình 3.20. Sơ đồ khối mô hình tín hiệu nhỏ của hệ thống mạch sạc.

Hình 3.21. Đồ thị biên độ - pha trong chế độ dòng điện không đổi.

Cuối cùng, mô hình tín hiệu nhỏ của hệ thống mạch sạc trong chế độ hoạt động với dòng điện không đổi được đưa ra trong hình 3.20. Trong đó, TDC-DC(s) và TCh(s) là các hàm truyền đạt tương ứng của mạch DC-DC và mạch sạc pin Li-Ion.  là hệ

số hồi tiếp điện áp từ đầu ra VBatt và được thiết lập tại giá trị  = 1/2. Dựa trên các hàm truyền đạt trong (3.13) và (3.17) cùng với các tham số hoạt động trong bảng

3.8 được trích xuất bằng mô phỏng trên cadence (trường hợp VBatt =2,9 V và ICh = 200 mA), đáp ứng tần số của hệ thống mạch sạc đặc trưng bởi hàm khuếch đại vòng là ( ) ( ) ( ) và được minh họa bằng đồ thị biên độ – pha trong hình 3.21 với độ dự trữ pha PM đạt 90o.

 Phân tích ổn định hệ thống trong chế độ hoạt động với điện áp không đổi

Trong chế độ hoạt động này, các điện áp VBatt và VDC được ổn định dẫn đến điện áp tham chiếu VARV có giá trị không đổi. Khi đó, mạch biến đổi DC-DC đạt hoạt động ổn định theo phân tích thiết kế trong mục 3.3.2.3. Quá trình phân tích ổn định hệ thống sẽ được xem xét đối với mô hình xoay chiều tín hiệu nhỏ của mạch sạc pin li-ion trong hình 3.22. Theo đó, dòng điện vào IRef-ch(s) được tạo ra với giá trị giảm dần. Dòng điện cảm biến IS = ICh(s)/N được so sánh với IRef-ch(s) nhằm điều khiển dòng điện ICh(s) tại đầu ra giảm dần trong chế độ điện áp không đổi. Hàm truyền đạt dòng điện của mô hình mạch sạc pin li-ion được xác định như sau.

Hình 3.22. Mô hình hoạt động của mạch sạc trong chế độ điện áp không đổi.

Dòng điện sạc tại đầu ra trong chế độ điện áp không đổi:

(3.18) ( ) ( ( )) ( )

Hàm truyền đạt dòng điện của mạch sạc trong chế độ điện áp không đổi:

(3.19) ( ) ( ) ⁄ ( ) ⁄ ( )

Từ (3.19) cho thấy, hàm khuếch đại vòng của mô hình mạch sạc được xác định

. Hàm này chỉ có một điểm cực tại tần số , nên mạch sạc luôn đạt ổn định trong chế độ hoạt động với điện áp không

⁄ bởi ( ) ⁄ đổi. Dựa trên các tham số hoạt động trong bảng 3.8 (chỉ khác là gmp = 715,65 mA/V và Cg = 39,2 pF), tính ổn định hệ thống cũng được thể hiện thông qua đồ thị biên độ

– pha trong hình 3.23 với độ dự trữ pha PM đạt 90o.

Hình 3.23. Đồ thị biên độ - pha trong chế độ điện áp không đổi.

Quá trình phân tích ổn định của hệ thống ở trên đã thể hiện rõ, hoạt động của hệ

thống mạch sạc đạt ổn định ở cả hai chế độ hoạt động là dòng điện không đổi và

điện áp không đổi. Bên cạnh đó, giải pháp thiết kế thực hiện trong mục 2.3.3 của

chương 2 đã đảm bảo cho mạch sạc đạt hoạt động ổn định tại giai đoạn chuyển tiếp

chế độ sạc LC-CV. Như vậy, hệ thống mạch sạc đã thực hiện trong luận án đạt được

hoạt động ổn định trong toàn bộ tiến trình sạc pin.

3.5. Kết quả mô phỏng và thảo luận

3.5.1. Thiết lập mô hình mạch mô phỏng

Trong mô phỏng này, quá trình khảo sát các đặc tính hoạt động của mạch biến đổi DC-DC sẽ được thực hiện thông qua mô phỏng mạch biến đổi DC-DC với điều kiện mạch tải là điện trở thuần hoặc là nguồn dòng lý tưởng. Bên cạnh đó, nhằm

mục đích đánh giá hoạt động tổng thể cho hệ thống mạch sạc đã đề xuất của luận

án, quá trình mô phỏng hệ thống mạch sạc pin Li-Ion cũng được thực hiện dựa trên mô hình mạch mô phỏng trong hình 3.24. Trong đó, các tham số thiết lập cho mô

hình mô phỏng này tương tự với tập giá trị đã thực hiện cho mạch sạc pin Li-Ion

trong mục 2.5.1. Tuy nhiên, để giảm đáng kể thời gian thực hiện mô phỏng mà vẫn đảm bảo cho việc đánh giá trực quan các đặc tính hoạt động của hệ thống mạch sạc đã thiết kế, tụ điện CBatt trong mô hình pin Li-Ion được xem là tham số đặc trưng cho phần tử pin Li-Ion và được lựa chọn với giá trị nhỏ hơn nhiều lần so với mô

hình mạch mô phỏng ban đầu trong chương 2.

Hình 3.24. Mô hình mô phỏng hệ thống mạch sạc pin Li-Ion.

3.5.2. Kết quả và thảo luận

Các kết quả mô phỏng của mạch biến đổi DC-DC với tải là điện trở được đưa ra trong hình 3.25 và hình 3.26. Dựa trên kết quả mô phỏng dòng điện cuộn cảm IL và điện áp ra VDC của mạch DC-DC trong hình 3.25 với mạch tải là điện trở, mạch DC-DC đã thiết kế có thể hoạt động ổn định trong chế độ dẫn dòng liên tục CCM

(a) Tương ứng với chế độ TC của mạch sạc.

tương ứng với ba chế độ hoạt động điển hình của mạch tải đặc trưng cho mạch sạc pin Li-Ion. Theo đó, giá trị trung bình của IL chính là dòng điện ra IDC của mạch biến đổi DC-DC cung cấp cho mạch tải đạt các mức giá trị tương ứng là 200 mA tại mức điện áp ra VDC = 3 V (Hình 3.25(a)), 1000 mA tại mức điện áp ra VDC = 4 V (Hình 3.25(b)) và 50 mA tại mức điện áp ra VDC = 4,5 V (Hình 3.25(c)).

(b) Tương ứng với chế độ LC của mạch sạc.

Hình 3.25. Dòng điện cuộn cảm IL và điện áp ra VDC.

(a) IDC = 0,2 A, VDC = 3 V. (b) IDC = 1 A, VDC = 4 V. (c) IDC = 50 mA, VDC = 4,5 V.

Kết quả này cho thấy, mạch biến đổi DC-DC đã thiết kế có thể cung cấp đầu ra

thay đổi trong dải rộng và đáp ứng được các yêu cầu cho mạch tải là mạch sạc hoạt động trong các chế độ sạc TC, LC và CV. Ngoài ra, giá trị sai số và hệ số gợn sóng xoay chiều trên điện áp ra của mạch DC-DC luôn đạt mức thấp hơn 1 %, điều này cũng đã đảm bảo đặc tính ổn định cho điện áp một chiều VDC tại đầu ra.

Hình 3.26 đưa ra kết quả mô phỏng hiệu suất công suất của mạch biến đổi DC- DC hoạt động với dải thay đổi của điện áp ra VDC từ 2,3 V đến 4,5 V. Theo đó, hiệu suất trung bình của mạch DC-DC đạt 97 % tương ứng với dải hoạt động của điện áp ra VDC = 2,3 V – 3,2 V và dòng điện tải IDC = 200 mA (tương ứng cho chế độ sạc

TC). Trong dải điện áp hoạt động của VDC từ 3,2 V đến 4,5 V với giá trị dòng điện tải là IDC = 1000 mA, hiệu suất công suất trung bình đạt mức 94 % (tương ứng cho chế độ sạc LC) và hiệu suất tối đa của mạch DC-DC đạt mức giá trị xấp xỉ 95 %.

Hình 3.26. Hiệu suất công suất của mạch DC-DC.

(a)

(b)

Hình 3.27. Dòng điện và điện áp ra của mạch DC-DC với tải là mạch sạc pin Li-Ion.

(a) Dòng điện ra IDC. (b) Điện ra VDC và điện áp pin VBatt.

Kết quả mô phỏng cho hệ thống mạch sạc pin Li-Ion (thực hiện mô phỏng mạch

biến đổi DC-DC với mạch tải là mạch sạc pin Li-Ion) được đưa ra trong hình 3.27. Dòng điện đầu ra IDC của mạch DC-DC (Hình 3.27(a)) cung cấp cho mạch sạc theo các chế độ hoạt động TC, LC và CV đạt các giá trị xấp xỉ tương ứng là 210 mA,

1010 mA và 1010 mA – 45 mA. Hơn nữa, tại các thời điểm chuyển đổi chế độ hoạt động của mạch tải, dòng điện cung cấp IDC luôn đáp ứng ổn định theo đúng đặc tính tải của dòng điện sạc. Điều này cho thấy, hướng tiếp cận trong phân tích và thiết kế

vòng điều khiển đã đảm bảo cho hoạt động ổn định của mạch DC-DC với đầu ra

thay đổi trong dải rộng. Tuy nhiên, trong điều kiện hoạt động này, mạch DC-DC có

thể chuyển sang chế độ hoạt động dẫn dòng không liên tục DCM khi dòng điện đầu ra IDC nhỏ hơn 50 mA. Điều này chỉ có thể gây ra tổn hao công suất không đáng kể trong mạch DC-DC tại thời điểm kết thúc sạc EOC và không ảnh hưởng đến dung lượng đã sạc của pin Li-Ion.

Trong hình 3.27(b), kết quả mô phỏng của điện áp ra VDC và điện áp pin VBatt đã thể hiện rõ, dải điện áp ra của mạch DC-DC luôn thay đổi thích ứng theo điện áp pin VBatt trong suốt tiến trình sạc cho pin Li-Ion. Cụ thể là dải điện áp ra VDC tăng từ 2,3 V đến 3,2 V trong chế độ sạc TC. Tiếp theo, điện áp VDC được tăng từ 3,2 V đến 4,5 V và duy trì ổn định ở mức điện áp 4,5 V tương ứng trong các chế độ sạc LC và CV. Rõ ràng, điện áp ra VDC của mạch DC-DC được điều khiển chính xác để thay đổi động thích ứng theo điện áp pin VBatt trong suốt tiến trình sạc. Hơn nữa, điện áp ra VDC cũng luôn được duy trì với mức giá trị xấp xỉ lớn hơn 0,3 V so với điện áp pin VBatt. Tại thời điểm biến động của dòng điện tải bởi chuyển tiếp chế độ sạc từ TC sang LC, mức suy giảm biên độ của điện áp ra VDC được xác định xấp xỉ 60 mV tương ứng tỉ lệ 1,8 % so với mức điện áp VDC là 3,2 V. Mức suy giảm biên độ này là tương đối thấp và ảnh hưởng không đáng kể đến hoạt động của mạch sạc pin Li-

Ion với vai trò là mạch tải.

3.6. Đánh giá kết quả đạt đƣợc

Nhằm đánh giá các kết quả đạt được của luận án, hệ thống mạch sạc pin Li-Ion

đã thiết kế được đưa ra so sánh với các thiết kế mạch sạc điển hình khác trong bảng

3.9. Trong [29], thiết kế mạch sạc dựa trên cấu trúc LDO (cách gọi khác của mạch

sạc kiểu tuyến tính) hoạt động với nguồn cung cấp có giá trị không đổi có kích

thước nhỏ gọn, khả năng tích hợp trên chíp cao và đưa ra hiệu suất tương đối thấp (70,9 %). Hệ thống mạch sạc đã đề xuât của luận án được thực hiện dựa trên sự kết hợp giữa cấu trúc mạch DC-DC kiểu giảm áp và cấu trúc mạch sạc kiểu tuyến tính hoạt động với dải điện áp cung cấp thay đổi thích ứng. Cấu trúc mạch sạc trong thiết kế này và trong [8] giúp ngăn dòng điện ngược chạy từ pin Li-Ion xuống điểm 0 V khi mạch biến đổi DC-DC rơi vào chế độ hoạt động dẫn dòng không liên tục DCM. Điều này đã cải thiện khả năng cách ly cho pin Li-Ion tốt hơn so với các thiết kế

mạch sạc trong [21, 28]. Bên cạnh đó, mạch biến đổi DC-DC kiểu giảm áp trong

thiết kế của luận án và các thiết kế trong [21, 28] có kích thước các phần tử thiết kế

ngoài chíp giảm đáng kể so với cấu trúc mạch biến đổi DC-DC kiểu Flyback trong [8]. Đặc điểm này cũng giúp giảm kích thước mạch thiết kế PCB và tăng khả năng áp

dụng của hệ thống mạch sạc cho các thiết bị điện tử di động với kích thước nhỏ gọn.

Bảng 3.9. So sánh hệ thống mạch sạc của luận án với các nghiên cứu khác.

[8]

[21]

[28]

[29]

Thiết kế của luận án

Cấu trúc thiết kế

LDO

Thư viện công nghệ

Flyback & LDO TSMC 0,35 m

DC-DC kiểu giảm áp TSMC 0,18 m

DC-DC kiểu giảm áp VIS 0,25 m

CMOS 0,35 m

DC-DC kiểu giảm áp & LDO BCD 0,35 m

Điện áp cung cấp

2,3 – 4,5 V

10 V

4,5 – 5,5 V

4,5 V

5,5 – 6 V

Chuyển tiếp chế độ sạc ổn định

70,9 %

86 %

91,2 %

86 %

Hiệu suất công suất trung bình

87 % @ 1A 82 % @ 2A

Dòng điện sạc ICh-TC

300 mA

210 mA

Dòng điện sạc ICh-LC

698 mA

900 mA

2000 mA

700 mA

1010 mA

Điện áp đầu ra VBatt

2 – 4,2 V

2,1 – 4,2 V 2,1 – 4,2 V

2 – 4,2 V

Hơn nữa, hệ thống mạch sạc đã thiết kế cũng đưa ra dòng điện và điện áp sạc

phù hợp cho pin Li-Ion theo phương thức sạc CC-CV. Hiệu suất công suất trung

bình của hệ thống thiết kế đạt 86 % cao hơn thiết kế mạch sạc trong [29] và tương đương với các thiết kế mạch sạc trong [21, 28]. Các kết quả đạt được này dựa trên

ưu điểm của cấu trúc mạch biến đổi DC-DC kiểu giảm áp và cấu trúc mạch sạc kiểu

tuyến tính hoạt động với điện áp cung cấp thay đổi thích ứng. Thêm vào đó, sự lựa

chọn cấu trúc và thực hiện thiết kế các phần tử chức năng cùng với các giải pháp

thiết kế cho hệ thống mạch sạc cũng giúp giảm thiểu công suất tiêu thụ tĩnh trong các mạch điều khiển và góp phần cải thiện hiệu suất công suất của hệ thống.

3.7. Kết luận chƣơng

Với mục đích thực hiện hệ thống mạch sạc pin Li-Ion hiệu năng cao và phù hợp để áp dụng trong các thiết bị điện tử di động cầm tay, dựa trên hệ thống mạch sạc hiệu năng cao được cấu thành từ cấu trúc mạch biến đổi DC-DC và cấu trúc mạch sạc kiểu tuyến tính, nội dung chương này đưa ra giải pháp thiết kế mạch biến đổi DC-DC kiểu giảm áp cho mạch sạc hiệu năng cao. Theo đó, mạch DC-DC được

100

phân tích và thiết kế chi tiết cho các khối mạch chức năng. Giải pháp thực hiện

mạch bù tần số loại III và phân tích thiết kế theo đặc tính hoạt động của mạch tải đã đảm bảo cho mạch hoạt động ổn định trong chế độ CCM và đáp ứng được yêu cầu

đầu ra dải rộng cho mạch sạc. Bên cạnh đó, hoạt động ổn định của hệ thống mạch

sạc cũng được xác định dựa trên kết quả phân tích mô hình xoay chiều theo các chế

độ hoạt động dòng điện không đổi và điện áp không đổi.

Cùng với thiết kế mạch sạc trong chương 2 của luận án, hệ thống mạch sạc pin

Li-Ion hiệu năng cao được thực hiện dựa trên thư viện công nghệ BCD 0,35 m.

Các kết quả đạt được đã thể hiện rõ, hệ thống mạch sạc hoạt động ổn định trong cả

tiến trình sạc, đáp ứng được yêu cầu của phương thức sạc CC-CV và đạt hiệu suất cao (hiệu suất trung bình đạt 86 % cho các chế độ sạc TC và LC). Ngoài ra, hệ

thống mạch sạc đã đề xuất đạt độ cách ly cho pin Li-Ion tốt hơn các thiết kế mạch

sạc kiểu chuyển mạch, sử dụng tối thiểu các phần tử thiết kế ngoài chíp so với các

thiết kế sử dụng cấu trúc Flyback và cấu trúc mạch DC-DC kiểu tăng điện áp. Điều

này giúp cải thiện khả năng áp dụng của hệ thống trong các thiết bị điện tử di động

cầm tay với kích thước nhỏ gọn.

101

KẾT LUẬN

Nội dung và các kết quả đạt đƣợc của luận án

Nội dung của luận án được trình bày trong 3 chương như sau:

Trong chương 1, các nội dung cơ bản liên quan đến pin Li-Ion đã khái quát

được đặc tính và điều kiện hoạt động của pin. Yêu cầu và nhiệm vụ thiết kế mạch

sạc cũng được thể hiện rõ thông qua các phương thức sạc phù hợp cho pin Li-Ion.

Nội dung trọng tâm trình bày chi tiết cấu trúc thiết kế mạch sạc kiểu tuyến tính/kiểu

chuyển mạch và cấu trúc thiết kế các phần tử chức năng sử dụng công nghệ CMOS

đã đưa ra được những đánh giá cụ thể cho mỗi cấu trúc thiết kế. Nội dung này được

xem là cơ sở để nghiên cứu và đưa ra các giải pháp thiết kế trong các chương tiếp

theo của luận án.

Nội dung trong chương 2 tập trung phân tích và thiết kế mạch sạc pin Li-Ion

dựa trên các giải pháp cải thiện hiệu năng đã đề xuất bao gồm nguồn dòng song

song, khuếch đại truyền dẫn OTA, mạch so sánh có trễ và mạch tạo dòng điện tham

chiếu liên tục. Theo đó, mạch sạc pin Li-Ion đã được thực hiện dựa trên thư viện

công nghệ BCD 0,35 m. Các kết quả đạt được đã thể hiện rõ, mạch sạc đã thiết kế

đưa ra dòng điện và điện áp sạc phù hợp cho pin Li-Ion theo phương thức sạc CC-

CV, hiệu suất trung bình đạt 88,6 % và 92,1 % tương ứng với các chế độ sạc TC và

LC. Ngoài ra, các vấn đề đột biến xung nhọn trong dòng điện sạc và chuyển tiếp chế

độ sạc không ổn định đã được cải thiện. Các kết quả chính trong chương này đã

được đăng trong các công trình công bố [HN1], [HN2], [HN3], [TC1] và [TC2].

Trên cơ sở giải pháp thiết kế hệ thống mạch sạc pin Li-Ion hiệu năng cao dựa

trên sự kết hợp giữa mạch biến đổi DC-DC và mạch sạc kiểu tuyến tính. Nội dung

trong chương 3 đưa ra giải pháp thiết kế mạch biến đổi DC-DC kiểu giảm áp cho

mạch sạc pin Li-Ion. Theo đó, mạch DC-DC với tải là mạch sạc được phân tích và

thiết kế chi tiết nhằm đáp ứng yêu cầu đầu ra dải rộng cho mạch sạc pin Li-Ion. Tính ổn định của hệ thống mạch sạc cũng được xem xét dựa trên các mô hình hoạt động xoay chiều. Hệ thống mạch sạc đã đề xuất được thực hiện dựa trên thư viện

công nghệ BCD 0,35 m với kết quả đạt được là hệ thống mạch sạc hoạt động ổn

định và đạt hiệu suất cao (86 %), đạt độ cách ly tốt cho pin Li-Ion và đảm bảo được

các yêu cầu về dòng điện và điện áp đầu ra theo phương thức sạc CC-CV. Các kết

quả đạt được của chương này đã được trình bày trong các công trình công bố [HN4] và [TC3].

102

Đóng góp khoa học của luận án

Các đóng góp khoa học của luận án được thể hiện thông qua nội dung phân tích

và thiết kế cùng với các kết quả đạt được trong chương 2 và chương 3. Để tường

minh hơn, các đóng góp khoa học được đưa ra như sau:

1. Đề xuất ba giải pháp cải thiện hiệu năng của mạch sạc pin Li-Ion, cụ thể là:

− Áp dụng cấu trúc nguồn dòng song song nhằm cung cấp dòng điện phù hợp

theo phương thức sạc dòng điện không đổi-điện áp không đổi.

− Áp dụng khuếch đại truyền dẫn (OTA) để đồng thời cải thiện khả năng điều

khiển dòng điện sạc và giảm được công suất tiêu thụ tĩnh trong mạch điều khiển.

− Sử dụng giải pháp giảm điện áp tham chiếu cho mạch so sánh có trễ cùng với đề xuất mạch tạo dòng điện tham chiếu liên tục nhằm giảm thiểu đột biến xung

nhọn trong dòng điện sạc và ảnh hưởng bởi nội trở của pin Li-Ion đến hoạt động ổn

định của hệ thống.

2. Đề xuất và thực hiện giải pháp thiết kế mạch biến đổi DC-DC kiểu giảm áp cho mạch sạc hiệu năng cao. Giải pháp bù tần số và hướng phân tích thiết kế dựa trên đặc tính hoạt động của mạch sạc pin Li-Ion được thực hiện nhằm đảm bảo cho

mạch biến đổi DC-DC hoạt động ổn định trong chế độ dẫn dòng liên tục và đáp ứng

được yêu cầu đầu ra dải rộng cho mạch sạc.

Hƣớng phát triển của luận án

Nhằm nâng cao khả năng ứng dụng thực tiễn, các kết quả đạt được của luận án

sẽ tiếp tục được nghiên cứu và thực hiện trong thời gian tiếp theo như sau:

− Thực hiện layout và chế tạo chíp (IC sạc) nhằm đánh giá các đặc tính hoạt

động của hệ thống mạch sạc thông qua các kết quả đo lường thực tiễn.

− Nghiên cứu và áp dụng các kết quả đạt được của luận án cho các hệ thống

mạch sạc công suất lớn với nhiều phần tử pin Li-Ion.

− Nghiên cứu và triển khai hệ thống mạch sạc đã đề xuất của luận án trong các hệ thống mạch sạc không dây, đây cũng được xem là hướng phát triển tiềm năng và thách thức trong thời gian tiếp theo.

103

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN

[HN1] Hao Nguyen-Van, Cuong Dao, Long Nguyen, Minh nguyen, Loan Pham- Nguyen (2014), "A Fast and Long-Life Li-Ion Battery Charger with Decoupled Current Source," International Conference on Integrated Circuits, Design, and Verification (ICDV), pp. 123-128.

[HN2] Hao Nguyen-Van, Dat Nguyen, Minh Nguyen, Thang Nguyen, Loan Pham- Nguyen (2015), "A Li-Ion Battery Charger with Stable Charging Mode Controller in Noise Environments," International Conference on Advanced Technologies for Communications (ATC), pp 270-274.

[HN3] Hao Nguyen-Van, Thang Nguyen, Vu Quan, Minh Nguyen, Loan Pham- Nguyen (2016), "A Topology of Charging Mode Control Circuit Suitable for Long-Life Li-Ion Battery Charger," International Conference on Communications and Electronics (ICCE), pp. 167-171.

[TC1] Hao Nguyen-Van, Minh Nguyen, Loan Pham-Nguyen (2017), "A New Topology of Parallel Current Source Applied for Li-Ion Battery Charger," Journal of Science & Technology, No. 120, pp. 078-084.

[HN4] Hao Nguyen-Van, Minh nguyen, Loan Pham-Nguyen (2017), "An Adaptive DC-DC Converter for Loading Circuit of Li-Ion Battery Charger," International Conference on Integrated Circuits, Design, and Verification (ICDV), pp. 100-103.

[TC2] Nguyễn Văn Hào, Nguyễn Đức Minh, Phạm Nguyễn Thanh Loan (2017), "Thiết Kế Mạch Sạc Pin Li-Ion Trên Cơ Sở Dòng Điện Tham Chiếu Liên Tục Nhằm Giảm Thiểu Dòng Đột Biến và Chuyển Tiếp Mềm Chế Độ Sạc," Tạp Chí Nghiên Cứu Khoa Học và Công Nghệ Quân Sự, Số 51, Trang 86-94.

[TC3] Nguyen Van Hao, Nguyen Duc Minh, Pham Nguyen Thanh Loan (2018), "An Adaptive and Wide-Range Output DC-DC Converter for Loading Circuit of Li-Ion Battery Charger," VNU Journal of Science: Comp. Science & Com. Eng, Vol. 34, No. 1, pp. 10-18.

104

TÀI LIỆU THAM KHẢO

[1]

[2]

[3] T. Reddy (2010), "Linden's Handbook of Batteries, 4th Edition", McGraw- Hill Education. Christophe Pillot (2015), "The rechargeable battery market and main trends 2014–2025", 31st International Battery Seminar & Exhibit. Christophe Pillot (2012), "The worldwide battery market 2011-2025", Avicenne Energy, Nice, France.

[5]

[6]

[7]

[8]

[4] MA Danzer, V Liebau, and F Maglia (2015), "Aging of lithium-ion batteries for electric vehicles", Advances in Battery Technologies for Electric Vehicles, Elsevier, pp. 359-387. Chao Wu, Chunbo Zhu, et al. (2015), "A review on fault mechanism and diagnosis approach for Li-ion batteries", Journal of Nanomaterials, vol. 2015, p. 9. Shen Weixiang, Vo Thanh Tu, and A. Kapoor (2012), "Charging algorithms of lithium-ion batteries: An overview", 2012 7th IEEE Conference on Industrial Electronics and Applications (ICIEA), pp. 1567-1572. Elie Ayoub and Nabil Karami (2015), "Review on the charging techniques of a li-ion battery", Technological Advances in Electrical, Electronics and Computer Engineering (TAEECE), 2015 Third International Conference on, IEEE, pp. 50-55. Jiann-Jong Chen, Fong-Cheng Yang, et al. (2009), "A high-efficiency multimode Li–ion battery charger with variable current source and controlling previous-stage supply voltage", IEEE Transactions on Industrial Electronics, vol. 56(7), pp. 2469-2478.

[9] Min Chen and Gabriel A Rincón-Mora (2006), "Accurate, compact, and power-efficient Li-ion battery charger circuit", IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 53(11), pp. 1180-1184. [10] Lin Chia-Hsiang, Chen Chi-Lin, et al. (2008), "Fast charging technique for Li-Ion battery charger", 2008 15th IEEE International Conference on Electronics, Circuits and Systems, pp. 618-621.

[11] Bruno Do Valle, Christian T Wentz, and Rahul Sarpeshkar (2011), "An area and power-efficient analog Li-ion battery charger circuit", IEEE transactions on biomedical circuits and systems, vol. 5(2), pp. 131-137.

[12] Yuh-Shyan Hwang, Shu-Chen Wang, et al. (2007), "New compact CMOS Li- ion battery charger using charge-pump technique for portable applications", IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 54(4), pp. 705-712.

[13] Chia-Hsiang Lin, Chun-Yu Hsieh, and Ke-Horng Chen (2010), "A Li-ion battery charger with smooth control circuit and built-in resistance compensator for achieving stable and fast charging", IEEE Transactions on Circuits and Systems I-Regular Papers, vol. 57(2), pp. 506-517.

[14] Chia-Hsiang Lin, Hong-Wei Huang, and Ke-Horng Chen (2008), "Built-in

105

resistance compensation (BRC) technique for fast charging Li-Ion battery charger", Custom Integrated Circuits Conference, 2008. CICC 2008. IEEE, IEEE, pp. 33-36.

[15] K. B. Omar, N. Soin, et al. (2010), "A new charger system approach: The current and voltage control loops", 2010 IEEE International Conference on Semiconductor Electronics (ICSE2010), pp. 165-170.

[16] Yueming Sun, Xiaobo Wu, and Menglian Zhao (2009), "Li-Ion battery charger with smooth-switch-over four-stage control", Proceedings of the 2009 12th International Symposium on Integrated Circuits, IEEE, pp. 49-52. [17] Chia-Chun Tsai, Chin-Yen Lin, et al. (2009), "The design of a Li-Ion battery charger based on multimode LDO Technology", Journal of Circuits, Systems, and Computers, vol. 18(05), pp. 947-963.

[18] Chia-Chun Tsai, Chin-Yen Lin, et al. (2004), "A multi-mode LDO-based Li- ion battery charger in 0.35um CMOS technology", Circuits and Systems, 2004. Proceedings. The 2004 IEEE Asia-Pacific Conference on, IEEE, pp. 49-52.

suitable

[19] Fong-Cheng Yang, Chih-Chiang Chen, et al. (2006), "Hysteresis-current- controlled buck converter for Li-ion battery charger", Communications, Circuits and Systems Proceedings, 2006 International Conference on, IEEE, pp. 2723-2726.

[20] Shang-Hsien Yang, Jen-Wei Liu, et al. (2011), "A high voltage battery charger with smooth charge mode transition in BCD process", Circuits and Systems (ISCAS), 2011 IEEE International Symposium on, IEEE, pp. 813- 816.

[21] Rosario Pagano, Michael Baker, and Russell E Radke (2012), "A 0.18-um Monolithic Li-Ion Battery Charger for Wireless Devices Based on Partial Current Sensing and Adaptive Reference Voltage", IEEE Journal of Solid- State Circuits, vol. 47(6), pp. 1355-1368.

[22] R. Peng, Y. Su, et al. (2012), "Robust switch-mode charger with bootstrap detector (BSD) and soft-start embedded in type III compensation (SSEC) technique", 2012 IEEE Energy Conversion Congress and Exposition (ECCE), pp. 1164-1167.

[23] Tsu-Wei Tsai, Ruei-Hong Peng, et al. (2012), "Automatic power monitor (APM) in switching charger with smooth transition loop selector (STLS) for high-energy throughput system", Energy Conversion Congress and Exposition (ECCE), 2012 IEEE, IEEE, pp. 3182-3186.

[25]

[24] Shang-Hsien Yang, Jen-Wei Liu, and Chua-Chin Wang (2012), "A single- chip 60-V bulk charger for series Li-ion batteries with smooth charge-mode transition", IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 59(7), pp. 1588-1597. Judy Amanor-Boadu, Mohamed A Abouzied, et al. (2014), "A switched mode Li-ion battery charger with multiple energy harvesting systems simultaneously used as input sources", Circuits and Systems (MWSCAS), 2014 IEEE 57th International Midwest Symposium on, IEEE, pp. 330-333.

106

[26]

Jader A De Lima (2014), "A compact and power-efficient CMOS battery charger for implantable devices", Integrated Circuits and Systems Design (SBCCI), 2014 27th Symposium on, IEEE, pp. 1-6.

[27] Thanh Tien Ha, Do-Young Chung, et al. (2014), "A buck DC-DC converter using automatic PFM/PWM mode change for high-efficiency Li-Ion battery charger", SoC Design Conference (ISOCC), 2014 International, IEEE, pp. 238-239.

[28] Tzu-Chi Huang, Ruei-Hong Peng, et al. (2014), "Fast charging and high efficiency switching-based charger with continuous built-in resistance detection and automatic energy deliver control for portable electronics", IEEE Journal of Solid-State Circuits, vol. 49(7), pp. 1580-1594.

[29] Hieu M Nguyen, Lam D Pham, and Trang Hoang (2016), "A novel Li-ion battery charger using multi-mode LDO configuration based on 350 nm HV- CMOS", Analog Integrated Circuits and Signal Processing, vol. 88(3), pp. 505-516.

[30] Ruei-Hong Peng, Tsu-Wei Tsai, et al. (2013), "Switching-based charger with continuously built-in resistor detector (CBIRD) and analog multiplication- division unit (AMDU) for fast charging in Li-ion battery", ESSCIRC (ESSCIRC), 2013 Proceedings of the, IEEE, pp. 157-160.

[31] C. Tsai (2013), "A reduced Li-Ion battery charger for portable applications", 2013 Ninth International Conference on Natural Computation (ICNC), pp. 1718-1722.

[32] Phu Ho Van Quang, Thanh Tien Ha, and Jong-Wook Lee (2015), "A Fully Integrated Multimode Wireless Power Charger IC With Adaptive Supply Control and Built-In Resistance Compensation", IEEE Trans. Industrial Electronics, vol. 62(2), pp. 1251-1261.

[33] Hong-Yi Yang, Tse-Hsu Wu, et al. (2013), "An omnipotent Li-ion battery charger with multimode controlled techniques", Power Electronics and Drive Systems (PEDS), 2013 IEEE 10th International Conference on, IEEE, pp. 531-534.

[34] Young-Ho Jung, Jae-Hyung Jung, et al. (2018), "A Fast and Highly-Accurate Battery Charger With Accurate Built-In Resistance Detection", IEEE Transactions on Power Electronics.

[35] Edward KF Lee (2018), "A Power Efficient LDO-Type Wireless Battery Charger for Biomedical Implants Based on Direct Charging from Regulated Rectifier Current", Circuits and Systems (ISCAS), 2018 IEEE International Symposium on, IEEE, pp. 1-4.

[36] Pang-Jung Liu and Lin-Hao Chien (2018), "A High-Efficiency Integrated Multimode Battery Charger With an Adaptive Supply Voltage Control Scheme", IEEE Transactions on Power Electronics, vol. 33(8), pp. 6869- 6876.

[37] Pang-Jung Liu and Chia-Hung Yen (2017), "A fast-charging switching-based charger with adaptive hybrid duty cycle control for multiple batteries", IEEE Transactions on Power Electronics, vol. 32(3), pp. 1975-1983.

107

[39]

[38] Kyoohyun Noh, Minglei Zhang, and Edgar Sánchez-Sinencio (2018), "A Unified Amplifier-Based CC-CV Linear Charger for Energy-Constrained Low-Power Applications", IEEE Transactions on Circuits and Systems II: Express Briefs. Jian-Fu Wu, Chia-Ling Wei, and Ying-Zong Juang (2018), "A Monolithic High-Voltage Li-Ion Battery Charger With Sharp Mode Transition and Partial Current Control Technique", IEEE Transactions on Circuits and Systems I: Regular Papers.

[41] [42] [40] A.S. Hameed (2016), "Phosphate Based Cathodes and Reduced Graphene Oxide Composite Anodes for Energy Storage Applications", Springer Singapore. I Buchmann (2001), "Batteries in a Portable World. Cadex Electronics", Inc. J.T. Warner (2015), "The Handbook of Lithium-ion Battery Pack Design: Chemistry, Components, Types and Terminology", Elsevier.

[43] Diego Lisbona and Timothy Snee (2011), "A review of hazards associated with primary lithium and lithium-ion batteries", Process Safety and Environmental Protection, vol. 89(6), pp. 434-442.

[45] [44] PG Balakrishnan, R Ramesh, and T Prem Kumar (2006), "Safety mechanisms in lithium-ion batteries", Journal of Power Sources, vol. 155(2), pp. 401-414. J Vetter, Petr Novak, et al. (2005), "Ageing mechanisms in lithium-ion batteries", Journal of Power Sources, vol. 147(1-2), pp. 269-281.

[46] Christian Schlasza, Peter Ostertag, et al. (2014), "Review on the aging mechanisms in Li-ion batteries for electric vehicles based on the FMEA method", Transportation Electrification Conference and Expo (ITEC), 2014 IEEE, IEEE, pp. 1-6.

[47] B Haran, R White, and BN Popov (2002), "Capacity fade of Sony 18650 cells cycled at elevated temperatures Part II. Capacity fade analysis", J. Power Sources, vol. 112, pp. 614-620.

[48] DP Abraham, EM Reynolds, et al. (2006), "Temperature dependence of capacity and impedance data from fresh and aged high-power lithium-ion cells", Journal of the Electrochemical Society, vol. 153(8), pp. A1610- A1616.

[49] Thomas Waldmann, Marcel Wilka, et al. (2014), "Temperature dependent ageing mechanisms in Lithium-ion batteries–A Post-Mortem study", Journal of Power Sources, vol. 262, pp. 129-135.

[50] How to Prolong Lithium-based Batteries, [Online]. Available:

https://batteryuniversity.com/learn/article/how_to_prolong_lithium_based_b atteries.

[51] Todd M Bandhauer, Srinivas Garimella, and Thomas F Fuller (2011), "A critical review of thermal issues in lithium-ion batteries", Journal of the Electrochemical Society, vol. 158(3), pp. R1-R25.

[52] H-P Lin, D Chua, et al. (2001), "Low-temperature behavior of Li-ion cells", Electrochemical and Solid-State Letters, vol. 4(6), pp. A71-A73.

108

[53] A Senyshyn, MJ Mühlbauer, et al. (2015), "Low-temperature performance of Li-ion batteries: The behavior of lithiated graphite", Journal of Power Sources, vol. 282, pp. 235-240.

[54] D Belov and Mo-Hua Yang (2008), "Failure mechanism of Li-ion battery at overcharge conditions", Journal of Solid State Electrochemistry, vol. 12(7- 8), pp. 885-894.

[55] Dmitry Belov and Mo-Hua Yang (2008), "Investigation of the kinetic mechanism in overcharge process for Li-ion battery", Solid State Ionics, vol. 179(27-32), pp. 1816-1821.

[56] Hossein Maleki and Jason N Howard (2006), "Effects of overdischarge on performance and thermal stability of a Li-ion cell", Journal of Power Sources, vol. 160(2), pp. 1395-1402.

[57] Rui Guo, Languang Lu, et al. (2016), "Mechanism of

the entire overdischarge process and overdischarge-induced internal short circuit in lithium-ion batteries", Scientific reports, vol. 6, p. 30248.

[58] Nalin A Chaturvedi, Reinhardt Klein, et al. (2010), "Algorithms for advanced battery-management systems", IEEE Control Systems, vol. 30(3), pp. 49-68. [59] Dennis W Dees, Vincent S Battaglia, and André Bélanger (2002), "Electrochemical modeling of lithium polymer batteries", Journal of Power Sources, vol. 110(2), pp. 310-320.

[60] Kuan-Cheng Chiu, Chi-Hao Lin, et al. (2014), "An electrochemical modeling of lithium-ion battery nail penetration", Journal of Power Sources, vol. 251, pp. 254-263.

[61] Peng Rong and Massoud Pedram (2006), "An analytical model for predicting the remaining battery capacity of lithium-ion batteries", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 14(5), pp. 441-451.

[63]

[62] Parthasarathy M Gomadam, John W Weidner, et al. (2002), "Mathematical modeling of lithium-ion and nickel battery systems", Journal of Power Sources, vol. 110(2), pp. 267-284. Johnny Wehbe and Nabil Karami (2015), "Battery equivalent circuits and brief summary of components value determination of lithium ion: A review", 2015 Third International Conference on Technological Advances in Electrical, Electronics and Computer Engineering (TAEECE), IEEE, pp. 45- 49.

[64] Markus Einhorn, Fiorentino Valerio Conte, et al. (2013), "Comparison, selection, and parameterization of electrical battery models for automotive applications", IEEE Transactions on Power Electronics, vol. 28(3), pp. 1429- 1437.

[65] Hongwen He, Rui Xiong, and Jinxin Fan (2011), "Evaluation of lithium-ion battery equivalent circuit models for state of charge estimation by an experimental approach", Energies, vol. 4(4), pp. 582-598.

[66] V. H. Johnson (2002), "Battery performance models in ADVISOR", Journal of Power Sources, vol. 110(2), pp. 321-329.

[67] González-Longatt and Francisco M (2006), "Circuit based battery models: A

109

review", Proceedings of 2nd Congreso IberoAmericano De Estudiantes de Ingenieria Electrica, Puerto la Cruz, Venezuela.

[68] Lijun Gao, Shengyi Liu, and Roger A Dougal (2002), "Dynamic lithium-ion battery model for system simulation", IEEE transactions on components and packaging technologies, vol. 25(3), pp. 495-505.

[69] Stephan Buller, Marc Thele, et al. (2005), "Impedance-based simulation models of supercapacitors and Li-ion batteries for power electronic applications", IEEE Transactions on Industry Applications, vol. 41(3), pp. 742-747.

[70] Weilin Luo, Chao Lv, et al. (2011), "Study on impedance model of li-ion battery", Industrial Electronics and Applications (ICIEA), 2011 6th IEEE Conference on, IEEE, pp. 1943-1947.

[71] Sean Gold (1997), "A PSPICE macromodel for lithium-ion batteries", Battery Conference on Applications and Advances, 1997., Twelfth Annual, IEEE, pp. 215-222.

[72] Min Chen and Gabriel A Rincon-Mora (2006), "Accurate electrical battery model capable of predicting runtime and IV performance", IEEE transactions on energy conversion, vol. 21(2), pp. 504-511.

[73] Scott Dearborn (2005), "Charging Li-ion batteries for maximum run times", Power Electronics Technology, vol. 31(4), pp. 40-49.

[74] Overcharge/ Overdischarge/Overcurrent [Online]. Safety Circuits, https://industrial.panasonic.com/cdbs/www- Available: data/pdf/ACA4000/ACA4000PE4.pdf.

[75] Ala Al-Haj Hussein and Issa Batarseh (2011), "A review of charging algorithms for nickel and lithium battery chargers", IEEE Transactions on Vehicular Technology, vol. 60(3), pp. 830-838.

[76] Peter HL Notten, JHG Op het Veld, and JRG Van Beek (2005), "Boostcharging Li-ion batteries: A challenging new charging concept", Journal of Power Sources, vol. 145(1), pp. 89-94.

[78]

[77] Chun-Liang Liu, Shun-Chung Wang, et al. (2012), "An optimum fast charging pattern search for Li-ion batteries using particle swarm optimization", Soft Computing and Intelligent Systems (SCIS) and 13th International Symposium on Advanced Intelligent Systems (ISIS), 2012 Joint 6th International Conference on, IEEE, pp. 727-732. Jia-Wei Huang, Yi-Hua Liu, et al. (2009), "Fuzzy-control-based five-step Li- ion battery charger", Power Electronics and Drive Systems, 2009. PEDS 2009. International Conference on, IEEE, pp. 1547-1551.

[79] Yi-Hwa Liu, Ching-Hsing Hsieh, and Yi-Feng Luo (2011), "Search for an optimal five-step charging pattern for Li-ion batteries using consecutive orthogonal arrays", IEEE transactions on energy conversion, vol. 26(2), pp. 654-661.

[80] Yi-Hwa Liu and Yi-Feng Luo (2010), "Search for an optimal rapid-charging pattern for Li-ion batteries using the Taguchi approach", IEEE Transactions on Industrial Electronics, vol. 57(12), pp. 3963-3971.

110

[82]

[81] PE De Jongh and PHL Notten (2002), "Effect of current pulses on lithium intercalation batteries", Solid State Ionics, vol. 148(3-4), pp. 259-268. Jun Li, Edward Murphy, et al. (2001), "The effects of pulse charging on cycling characteristics of commercial lithium-ion batteries", Journal of Power Sources, vol. 102(1-2), pp. 302-309.

[83] Liang-Rui Chen (2007), "A design of an optimal battery pulse charge system by frequency-varied technique", IEEE Transactions on Industrial Electronics, vol. 54(1), pp. 398-405.

[84] Liang-Rui Chen (2009), "Design of duty-varied voltage pulse charger for improving Li-ion battery-charging response", IEEE Transactions on Industrial Electronics, vol. 56(2), pp. 480-487.

[85] Liang-Rui Chen, Shing-Lih Wu, et al. (2009), "Detecting of optimal Li-ion battery charging frequency by using AC impedance technique", Industrial Electronics and Applications, 2009. ICIEA 2009. 4th IEEE Conference on, IEEE, pp. 3378-3381.

[86] Liang-Rui Chen, Shing-Lih Wu, et al. (2013), "Sinusoidal-ripple-current charging strategy and optimal charging frequency study for Li-ion batteries", IEEE Transactions on Industrial Electronics, vol. 60(1), pp. 88- 97.

[87] Bora Tar and Ayman Fayed (2016), "An overview of the fundamentals of battery chargers", Circuits and Systems (MWSCAS), 2016 IEEE 59th International Midwest Symposium on, IEEE, pp. 1-4.

[88] S. Ang and A. Oliva (2005), "Power-Switching Converters, Second Edition",

Taylor & Francis.

[89] B. Choi (2013), "Pulsewidth Modulated DC-to-DC Power Conversion: Circuits, Dynamics, and Control Designs", Wiley.

[90] Marian K Kazimierczuk (2016), "Pulse-width modulated DC-DC power converters", John Wiley & Sons.

[91] P.E. Allen and D.R. Holberg (2012), "CMOS Analog Circuit Design", OUP USA.

[92] T. Ndjountche (2011), "CMOS Analog Integrated Circuits: High-Speed and

[93]

[94]

Power-Efficient Design", Taylor & Francis Group. J. Mahattanakul and J. Chutichatuporn (2005), "Design Procedure for Two- Stage CMOS Opamp With Flexible Noise-Power Balancing Scheme", IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 52(8), pp. 1508- 1514. J. Mahattanakul (2005), "Design procedure for two-stage CMOS operational amplifiers employing current buffer", IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 52(11), pp. 766-770.

[97] [95] R.J. Baker (2010), "CMOS: Circuit Design, Layout, and Simulation", Wiley. Inductors (Coils), [Online]. Available: https://product.tdk.com/en/search [96] /inductor/inductor/smd/info?part_no=VLF10045T-220M2R8. John Lee (2015), Basic Calculation of a Buck Converter’s Power Stage, [Online]. Available: https://www.richtek.com/en/Design%20Support/Tech

111

nical%20Document/AN041.

[98] Multilayer Ceramic Chip Capacitors, [Online]. Available:

https://product.tdk.com/en/search/capacitor/ceramic/mlcc/info?part_no=C32 25X5R1C226K250AA.

[99] Robert W Erickson and Dragan Maksimovic (2007), "Fundamentals of power electronics", Springer Science & Business Media.

[100] J. Aguado-Ruiz, A. Lopez-Martin, et al. (2014), "Power Efficient Class AB Op-Amps With High and Symmetrical Slew Rate", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 22(4), pp. 943-947. [101] P. J. Liu, W. S. Ye, et al. (2012), "A High-Efficiency CMOS DC-DC Converter With 9-us Transient Recovery Time", IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 59(3), pp. 575-583.

[102] A. Shebaita and Y. Ismail (2009), "Lower power, lower delay design scheme for CMOS tapered buffers", 2009 4th International Design and Test Workshop (IDT), pp. 1-5.

[103] Brian S Cherkauer and Eby G Friedman (1995), "A unified design methodology for CMOS tapered buffers", IEEE Transactions on Very Large Scale Integration (VLSI) Systems(1), pp. 99-111.

[104] Siu Man, P. K. T. Mok, et al. (2006), "A voltage-mode PWM buck regulator with end-point prediction", IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 53(4), pp. 294-298.

[105] Lu Ming-Xiang, Hwang Bo-Han, et al. (2010), "A sub-1V voltage-mode DC- DC buck converter using PWM control technique", 2010 IEEE International Conference of Electron Devices and Solid-State Circuits (EDSSC), pp. 1-4.