B GIÁO DC VÀ ĐÀO TO B KHOA HC VÀ CÔNG NGH
VIN NĂNG LƯNG NGUYÊN T VIT NAM
Đng Lành
NGHIÊN CU, XÂY DNG H THIT B THU NHN
VÀ X LÝ S LIU DA TRÊN K THUT DSP QUA
NG DNG FPGA PHC V NGHIÊN CU VT LÝ
HT NHÂN THC NGHIM
Chuyên ngành: Vt lý nguyên t
Mã s: 62.44.01.06
TÓM TT LUN ÁN TIN SĨ VT LÝ
Đà Lt, 2013
ii
Công trình ñưc hoàn thành ti Vin Nghiên cu ht nhân, Vin Năng
lưng nguyên t Vit Nam.
Ngưi hưng dn khoa hc: PGS TS Nguyn Nh Đin
Phn bin 1: ……………………………………………………………
Phn bin 2: ……………………………………………………………
Phn bin 3: ……………………………………………………………
Lun án s ñưc bo v trưc Hi ñng chm lun án cp Vin hp ti:
………………………………………………………………………………
………………………………………………………………………………
Vào lúc ……. gi …… ngày …… tháng ….. năm ………………………...
Có th tìm hiu lun án ti thư vin:
………………………………………………………………………………
………………………………………………………………………………
………………………………………………………………………………
1
M ĐU
Thit b ñin t ht nhân trên cơ s áp d!ng các linh kin ñin t mch
tích hp mng các ph"n t logic lp trình ñưc (FPGA) k# thut x
tín hiu s$ (DSP) là mt trong nh%ng hưng phát trin mi ñ xây d&ng các
h th&c nghim nghiên c'u vt ht nhân 'ng d!ng c(a k# thut ht
nhân ñáp 'ng nh%ng yêu c"u ngày càng cao v) ñ chính xác c(a các phép
ghi-ño b'c x ion hóa. Ưu ñim n+i bt c(a k# thut DSP công ngh
FPGA là kh năng nâng cao cht lưng trong các th&c nghim ghi-ño b'c
x ht nhân, gim thiu s$ lưng các kh$i ñin t và gim kinh phí ñ"u tư.
Bên cnh ñó, các h th$ng thit b trên cơ s DSP FPGA công sut
tiêu th! thp nên tit kim năng lưng, ñi)u này ñ,c bit quan trng khi xây
d&ng h th$ng thit b ln. Vi nh%ng ưu ñim v-a ñ) cp trên, các
nghiên c'u áp d!ng công ngh FPGA k# thut DSP trong các nghiên
c'u ch to thit b ghi-ño b'c x là rt c"n thit. Tuy nhiên, cho ñn nh%ng
năm g"n ñây các nghiên c'u áp d!ng k# thut DSP công ngh FPGA
trong nưc nói chung ti Vin Nghiên c'u ht nhân (NCHN) nói riêng
còn rt khiêm t$n.
M,c dù có th trang b các thit b theo công ngh tích hp tiên tin nêu
trên b.ng cách nhp kh/u sn ph/m t- nưc ngoài, song vic t& nghiên c'u
phát trin nh.m t-ng bưc ni ña hóa các h ñin t chuyên d!ng ñã ho,c
chưa thương mi hóa nhu c"u th&c t. nh%ng do ñã trình bày
trên, vn ñ) “Nghiên c'u, xây d&ng h thit b thu nhn và x lý s$ liu d&a
trên DSP qua 'ng d!ng FPGA ph!c v! nghiên c'u vt ht nhân th&c
nghimñã ñưc chn làm ñ) tài lun án c(a nghiên c'u sinh. Các m!c
tiêu c! th ñã ñưc xác ñnh trong lun án nghiên c'u, thit k-ch to
mt s$ kh$i ñin t ph!c v! thí nghim ño ñm b'c x ht nhân trên các
kênh ngang c(a Lò phn 'ng ht nhân Đà Lt, bao gm: 1) Nghiên c'u 'ng
d!ng dòng FPGA ñ,c thù EPM7160E ñ thit k, ch to kh$i FPGA-
MCA8K dùng phương pháp liên kt c+ng logic trong môi trưng
Max+PlusII; 2) Thit k, ch to kh$i DSP-MCA1K kh$i DSP-MCA8K
2
d&a trên DSP qua 'ng d!ng dòng FPGA XC3S400 XC3S500 trong môi
trưng ISE; 3) Phát trin ph"n m)m logic hóa các thut toán x tín hiu
s$ b.ng VHDL dùng cho các kh$i thit b ñưc thit k-ch to; 4) Phát
trin ph"n m)m ghi-ño x ph+ trên n)n Windows XP b.ng ngôn ng%
VC++ và LabView, k c trình vi ñi)u khin cho 0C.
Các ni dung nghiên c'u chính ñã ñưc th&c hin trong lun án bao
gm:
Phân tích t+ng quan v) quá trình phát trin h ph+ k ña kênh và h ph+
k trùng phùng trong và ngoài nưc.
Nghiên c'u phương pháp kh tích chp trong ca s+ ñng (MWD) ñ
thit k, ch to h ph+ k ña kênh k# thut s$.
Tin hành th&c nghim thit k, ch to các kh$i ñin t và th nghim
th&c t các kh$i ñin t ñã ch to trên dòng nơtron ti kênh ngang Lò phn
'ng ht nhân cũng như vi mt s$ ngun ñng v chu/n.
Nh.m th&c hin các ni dung chính v-a nêu, các phương pháp k#
thut ñưc 'ng d!ng ññưc các m!c tiêu c! th:
Phương pháp thang trưt chu/n k# thut thang b+ chính ñ rng
kênh ñ phát trin thành ph"n bin ñ+i tương t&-s$ trong các kh$i ADC
MCA.
Phương pháp thit k mch ñin t b.ng kiu lp trình kt n$i mch
tích hp FPGA kiu lp trình ñi)u khin ph"n c'ng b.ng ngôn ng%
VHDL.
K# thut lp trình Windows b.ng ngôn ng% hưng ñ$i tưng C++
LabView ñ phát trin chương trình ñi)u khin thu nhn d% liu x
ph+.
Phương pháp x s$ liu th&c nghim nh.m xác ñnh các ñi lưng
vt lý trong ph+ ñ,c trưng k# thut c(a h thit b dùng trong ghi-ño b'c
x ion hóa gm: thut toán khp ñ2nh ñơn vi phân b$ Gauss b.ng phương
pháp bình phương t$i thiu, tính din tích phương sai c(a ñ2nh hp th!
toàn ph"n b.ng phương pháp th&c nghim c(a ORTEC và Genie-2000, ñnh
3
chu/n năng lưng b.ng phép hi quy bc hai, tính ñ phân gii ñ2nh quang
qua ñ lch chu/n c(a ñ2nh, tính các ñ phi tuyn vi-tích phân (DNL-INL)
c(a h th$ng dùng thut toán hi quy tuyn tính cùng các tham s$ ñ,c trưng
k# thut khác c(a h thit b ñưc ch to.
Lun án gm hai ph"n chính: ph"n t+ng quan và ph"n nghiên c'u. Ph"n
t+ng quan trình bày phân tích tình hình nghiên c'u phát trin thit b
ñin t ht nhân trong và ngoài nưc, liên quan ñn m!c tiêu và ni dung
c(a lun án. Ph"n nghiên c'u trình bày các ni dung nghiên c'u v) phương
pháp, th&c nghim và kt qu c(a lun án. Ni dung c(a lun án ñưc trình
bày trong ba chương. Chương 1 trình bày t+ng quan v) quá trình phát trin
h ph+ k ña kênh h ph+ k trùng phùng trong nưc trên th gii,
trong ñó tp trung phân tích các hưng nghiên c'u liên quan ñn m!c tiêu
và ni dung c(a lun án; trình bày các phương pháp, k# thut ñưc s d!ng
trong lun án, ñ,c bit phương pháp kh ch chp trong ca s+ ñng ñ
thit k, ch to h ph+ k ña kênh k# thut s$ thut toán x lý s$ liu
th&c nghim. Chương 2 trình bày các th&c nghim thit k, ch to th
nghim các kh$i ñin t; phát trin ph"n m)m 'ng d!ng thu nhn d% liu
ñi)u khin thit b. Chương 3 trình bày các kt qu kim tra áp d!ng
th nghim th&c t các kh$i ñin t ñã ch to; tin hành ghép n$i, th
nghim các kh$i ñin t ñã ch to thành h ph+ k ñc lp; các kt qu
th&c nghim kho sát các ñ,c trưng c(a h ph+ k ñã thit lp c(a lun án;
tin hành ghép n$i kim tra áp d!ng th nghim h ño nơtron trên kênh
th&c nghim n.m ngang c(a phn 'ng; kt qu kim tra áp d!ng
chương trình ñã phát trin vi các ngun ñng v 60Co, 137Cs, 152Eu tho
lun v) các kt qu th&c nghim thu ñưc. Ph"n kt lun c(a lun án nêu
lên các kt qu chính, các ñóng góp mi c(a lun án, ý nghĩa khoa hc
th&c ti4n c(a lun án, ñng thi ñ) xut hưng nghiên c'u c"n tip t!c.