Kỹ Kỹ thuật
xử lý thuật Vi Vi xử lý
Viễn thông Điện tử--Viễn thông Điện tử Đại học Bách khoa Đà Nẵng Đại học Bách khoa Đà Nẵng
Chương 44 Chương
8088 xử lý 8088
Phân loại bộ nhớ bán dẫn 4.14.1 Phân loại bộ nhớ bán dẫn chip EPROM Hoạt động của các chip EPROM 4.24.2 Hoạt động của các chip SRAM Hoạt động của các chip SRAM 4.34.3 Hoạt động của các hệ thống của hệ vivi xử lý 4.4 Bus hệ thống của hệ 4.4 Bus Bài toán thiết kế bộ nhớ 4.54.5 Bài toán thiết kế bộ nhớ
ục tiêu và biện pháp thiết kế MMục tiêu và biện pháp thiết kế
(cid:132)(cid:132) Ghép nối các
xử lý truy cập nhớ bị cấm khi vivi xử lý truy cập
xử lý nhớ hoạt động khi vivi xử lý
EPROM vàvà SRAMSRAM Ghép nối các chipchip nhớnhớ EPROM hệ thống sao cho không xảy ra vớivới BusBus hệ thống sao cho không xảy ra xung đột:: xung đột CácCác chipchip nhớ bị cấm khi các cổng I/OI/O các cổng Chỉ có một chipchip nhớ hoạt động khi Chỉ có một truy cập bộ nhớ truy cập bộ nhớ Thực hiện một mạch giải mã địa chỉ bộ (cid:132)(cid:132) Thực hiện một mạch giải mã địa chỉ bộ giải mã hoặc các cổng nhớ dùng các chipchip giải mã hoặc các cổng nhớ dùng các hoặc kết hợp cả hai logic hoặc kết hợp cả hai logic
Phân loại bộ nhớ bán dẫn 4.14.1 Phân loại bộ nhớ bán dẫn
Bộ nhớ bán dẫn (Semiconductor memory)
SAM (Sequential Access Memory)
RAM (Random Access Memory)
ROM (Read Only Memory)
RWM (Read Write memory)
PROM
EPROM
SRAM
DRAM
EEPROM
Flash ROM
chip EPROM 4.24.2 CácCác chip EPROM
D0
A0
D1
A1
D2
A2
D3
A3
m chân dữ liệu
D4
A4
D5
A5
p chân địa chỉ
D6
A6
A7
D m-1
A8
EPROM
A p-1
Điều khiển đọc
OE
PGM
Chọn chip
CE
Vpp
Các chân điều khiển
DungDung lượng của
lượng của 1 chip
1 chip nhớnhớ
nhớ lưu trữ được mm--bitbit
(cid:132)(cid:132) DungDung lượng của
nhớ được xem như một mảng (cid:132)(cid:132) MộtMột chipchip nhớ được xem như một mảng gồmgồm n ôn ô nhớnhớ.. MỗiMỗi ôô nhớ lưu trữ được dữ liệu dữ liệu
thường được biểu lượng của chipchip thường được biểu
dung lượng lượng 2Kx8
đó có 2048 ô nghĩa 2Kx8 nghĩa nhớ có nhớ và mỗi ôô nhớ có 2048 ô nhớ và mỗi
diễndiễn:: nxmnxm Ví dụVí dụ:: MộtMột chipchip cócó dung làlà chipchip đó có thể lưu trữ được 1 byte thể lưu trữ được
chính là số chân dữ liệu của chipchip (n) = p là số chân địa chỉ của là số chân địa chỉ của chipchip dữ liệu 1 byte dữ liệu (cid:132)(cid:132) mm chính là số chân dữ liệu của (cid:132)(cid:132) loglog22(n) = p
EPROM Hoạt động ghi dữ liệu vào EPROM Hoạt động ghi dữ liệu vào
được gọi là lập EPROM được gọi là lập
Việc ghi dữ liệu vào EPROM (cid:132)(cid:132) Việc ghi dữ liệu vào EPROM trình cho EPROM trình cho Được thực hiện bằng thiết bị chuyên dụng (cid:132)(cid:132) Được thực hiện bằng thiết bị chuyên dụng EPROM gọi là BộBộ nạpnạp EPROM gọi là Chân Vpp được cấp điện áp tương ứng với (cid:132)(cid:132) Chân Vpp được cấp điện áp tương ứng với gọi là điện áp lập trình từng loại chipchip gọi là điện áp lập trình từng loại liệu tại các chân dữ liệu sẽ được ghi (cid:132)(cid:132) DữDữ liệu tại các chân dữ liệu sẽ được ghi nhớ xác định nhờ các tín hiệu vào một ôô nhớ xác định nhờ các tín hiệu vào một đưa vào ởở các chân địa chỉ và một xung các chân địa chỉ và một xung đưa vào đưa vào thường gọi là xung lập trình)) đưa vào ((thường gọi là xung lập trình chân PGMPGM chân
chip EPROM Hoạt động đọc dữ liệu từ một chip EPROM Hoạt động đọc dữ liệu từ một
nào đó, Bộ vi
nhớ nào đó của Để đọc dữ liệu từ 1 ô1 ô nhớ nào đó của Để đọc dữ liệu từ xử lý cần , Bộ vi xử lý cần 1 chip EPROM nào đó 1 chip EPROM phải:: phải
(cid:132)(cid:132) ChọnChọn chipchip đóđó: 0
: 0 -----
-----> CE> CE
(cid:132)(cid:132) Áp các tín hiệu địa chỉ của
các nhớ cần đọc vào các
Áp các tín hiệu địa chỉ của ôô nhớ cần đọc vào chân địa chỉ AApp--11 –– AA00 chân địa chỉ : 0 ------
------ > OE> OE
các dữ liệu cần đọc xuất hiện ởở các
(cid:132)(cid:132) ĐọcĐọc: 0 (cid:132)(cid:132) Kết quả là
Kết quả là m bitm bit dữ liệu cần đọc xuất hiện chân dữ liệu DDmm--11 –– DD00 chân dữ liệu
Họ EPROM thông dụng Họ EPROM
thông dụng 27x27x
SốSố hiệu của hiệu của chipchip lượng DungDung lượng
2716 2716 2Kx8 2Kx8
2732 2732 4Kx8 4Kx8
2764 2764 8Kx8 8Kx8
27128 27128 16Kx8 16Kx8
27256 27256 32Kx8 32Kx8
Bảng 4.1 Họ EPROM 27x
27512 27512 64Kx8 64Kx8
2716
2732
EPROM
24
1
Vcc
A7
23
2
A6
A8
22
3
A5
A9
21
4
A11
A4
20
5
Vpp __ OE
A3
Vpp
__ OE /
đồ chân (cid:132)(cid:132) SơSơ đồ chân 2716 củacủa 2716 2732 vàvà 2732
19
6
A2
18
7
A10 __ CE/PGM
A1
17
8
A0
D7
16
9
D0
D6
15
10
D1
D5
14
11
D2
D4
13
12
GND
D3
EPROM 2764 EPROM 2764
Các chân địa chỉ
Các chân dữ liệu
Chọn chip
Điều khiển đọc
EPROM 2764 EPROM 2764
2764 Lập trình cho 2764 Lập trình cho
á một chipchip tức là làm cho tất cả các
bit = 1 tức là làm cho tất cả các bit = 1
•• XoXoá một
ước hết cần phải xoá (cid:132)(cid:132) TrTrước hết cần phải xoá
(cid:132)(cid:132) XoXoá một á một chip EPROM ập trình bằng cách:: (cid:132)(cid:132) LLập trình bằng cách 12.5V •• VPPVPP mmắcắc ởở mứcmức 12.5V mức thấp TTLTTL •• EE vvàà PP đềuđều ởở mức thấp dữ liệu đưa vào các chân dữ liệu (cid:132)(cid:132) CCácác bitbit dữ liệu đưa vào các chân dữ liệu địa chỉ đưa vào các chân địa chỉ (cid:132)(cid:132) CCácác bitbit địa chỉ đưa vào các chân địa chỉ
bằng tia cực tím chip EPROM bằng tia cực tím
chip SRAM 4.34.3 CácCác chip SRAM
D0
A0
D1
A1
D2
A2
D3
A3
D4
A4
m chân dữ liệu
P chân địa chỉ
D5
A5
D6
A6
A7
D m-1
A8
SRAM
A p-1
OE CS WE
Điều khiển đọc Chọn chip Điều khiển ghi
chip SRAM Đọc dữ liệu từ một chip SRAM Đọc dữ liệu từ một
1 chip nhớ nào đó của 1 chip
Để đọc dữ liệu từ 1 ô1 ô nhớ nào đó của Để đọc dữ liệu từ SRAMSRAM nào đó xử lý cần phải:: , vi xử lý cần phải nào đó, vi
: 0 ----------- -----------> CS> CS
(cid:132)(cid:132) ChọnChọn chipchip đóđó: 0 (cid:132)(cid:132) Áp các tín hiệu địa chỉ vào A (cid:132)(cid:132) ĐọcĐọc: 0
Áp các tín hiệu địa chỉ vào App--11 –– AA00
----------- > OE> OE : 0 -----------
Kết quả là m bitm bit dữ liệu cần đọc xuất hiện Kết quả là dữ liệu cần đọc xuất hiện ởở
các chân dữ liệu DDmm--11 –– DD00 các chân dữ liệu
chip SRAM Ghi dữ liệu vào một chip SRAM Ghi dữ liệu vào một
nhớ nào đó của dữ liệu vào 1 ô1 ô nhớ nào đó của
xử lý cần phải:: , vi xử lý cần phải
Để ghi m bitm bit dữ liệu vào Để ghi nào đó, vi 1 chip SRAM nào đó 1 chip SRAM : 0 -------- Áp các tín hiệu địa chỉ vào App--11 –– AA00
--------> CS> CS (cid:132)(cid:132) ChọnChọn chipchip đóđó: 0 (cid:132)(cid:132) Áp các tín hiệu địa chỉ vào A dữ liệu cần ghi vào các chân dữ (cid:132)(cid:132) ÁpÁp m bitm bit dữ liệu cần ghi vào các chân dữ
liệuliệu DDmm--11 –– DD00
(cid:132)(cid:132) GhiGhi: 0 Kết quả là các bitbit dữ liệu Kết quả là các
: 0 --------- --------- > WE> WE
các chân dữ liệu dữ liệu ởở các chân dữ liệu
nhớ đã chọn sẽ được ghi vào ôô nhớ đã chọn sẽ được ghi vào
SRAM 6264 SRAM 6264
I/O0
A0
I/O1
A1
I/O2
A2
I/O3
A3
I/O4
A4
I/O5
A5
I/O6
A6
I/O7
A7
A8
6264
A9 A10
A11
A12
OE
WE CS1
CS2
8Kx8 (cid:132)(cid:132) DungDung llượngượng 8Kx8 chân dữ liệu (cid:132)(cid:132) 88 chân dữ liệu chân địa chỉ (cid:132)(cid:132) 1313 chân địa chỉ Hai chân chọn (cid:132)(cid:132) Hai chân chọn chipchip Chân điều khiển (cid:132)(cid:132) Chân điều khiển đọcđọc Chân điều khiển (cid:132)(cid:132) Chân điều khiển ghighi
32K x 8 Static RAM 32K x 8 Static RAM
1
28
A14
2
27
Vcc __ WE
A12
3
26
A13
A7
4
25
A6
A8
5
24
A5
A9
6
23
A4
7
22
A11 __ OE
A3
21
8
A2
A10
20
9
__ CE
A1
19
10
A0
D7
18
11
D0
D6
17
12
D1
D5
13
16
D2
D4
14
15
GND
D3
51256S
SơSơ đồ khối
6264 đồ khối 6264
6264 Chức năng của 6264 Chức năng của
4.4 Bus hệ thống của 4.4 Bus
8088 hệ thống của 8088
(cid:132)(cid:132) Bus Bus địa chỉ
(cid:132)(cid:132) Bus Bus dữ liệu
được ký hiệu từ AA1919 đến được ký hiệu từ
được ký hiệu từ DD77 đến được ký hiệu từ
mỗi đường I/O, mỗi đường
gồm các đường địa chỉ địa chỉ 2020--bit: bit: gồm các đường địa chỉ đến AA00 dữ liệu 88--bit: bit: gồm các đường dữ liệu gồm các đường dữ liệu đến DD00 điều khiển gồm các đường điều khiển (cid:132)(cid:132) Bus Bus điều khiển gồm các đường điều khiển riêng lẽ phục vụ cho hoạt động truy cập riêng lẽ phục vụ cho hoạt động truy cập bộ nhớ và các cổng I/O, bộ nhớ và các cổng thường được ký hiệu bằng tên của tín hiệu thường được ký hiệu bằng tên của tín hiệu điều khiển điều khiển
hệ thống không nối trực tiếp với các (cid:132)(cid:132) Bus Bus hệ thống không nối trực tiếp với các qua các mạch đệm 8088: thông các mạch đệm, , thông qua
chân của 8088: chân của chốt.. chốt
80x86 Microprocessors 80x86 Microprocessors
80486 80486
80386 80386
Pent. Pent.
Product Product
8008 8008
808808 88
8028 8028 66
Pent. Pent. ProPro
808808 00
808808 55
808808 66
1979 1979
1982 1982
1989 1989
1985 1985
1992 1992
Year Introduced Year Introduced
1972 1972
1974 1974
1976 1976
1978 1978
1995 1995
NMOS NMOS
CMOS CMOS
CMOS CMOS
PMOS PMOS
Technology Technology
NMONMO SS 55--88
6666
Clock Rate Clock Rate
NMONMO SS 22--33
NMONMO SS 33--88
NMONMO SS 55--1010
BICMO BICMO SS 150150
1616--4040
1010-- 16?16?
4040
168168
0.50.5-- 0.80.8 1818
Number of Pins Number of Pins
4040
4040
4040
387387
132132
BICMO BICMO SS 6060-- 66+66+ 273273
29K29K
130K130K
1.2M1.2M
5.5M5.5M
3000 3000
4500 4500
6500 6500
29K29K
3M3M
275K275K
133133
6666
111111
113113
133133
Number of Number of transistors transistors Number of Number of instructions instructions
1M1M
16M16M
4GB4GB
4GB4GB
Physical Memory Physical Memory
16K16K
64K64K
64K64K
1M1M
16M4GB 16M4GB
64G64G
none none
none none
64T64T
1G1G
64T64T
64T64T
Virtual Memory Virtual Memory
none none
none none
none none
64T64T
3232
Internal Data Bus Internal Data Bus
88
88
88
1616
1616
3232
1616
3232
6464
16,32 16,32
External Data Bus External Data Bus
88
88
88
1616
88
6464
1616
3232
6464
24,32 24,32
Address Bus Address Bus
88
1616
1616
2020
2020
3636
2424
3232
3232
8,16,32 8,16,32
Data Types Data Types
88
88
88
8,168,16
8,168,16
8,168,16
8,16,3 8,16,3 22
8,16,3 8,16,3 22
8,16,3 8,16,3 22
8088/8086 Microprocessor 8088/8086 Microprocessor
DIP 40 pin (cid:132)(cid:132) DIP 40 pin Data bus (cid:132)(cid:132) Data bus •• Bus Bus dữdữ liệuliệu trong •• Bus Bus dữdữ liệuliệu ngoài
:16 bit trong :16 bit ngoài củacủa 8088: 8 bit dùng 8088: 8 bit dùng
AD0AD0--AD7AD7
ngoài củacủa 8086:16 bit dùng 8086:16 bit dùng
•• Bus Bus dữdữ liệuliệu ngoài AD15 AD0AD0--AD15 ALE (Address Latch Enable) •• ALE (Address Latch Enable)
8088/8086 Microprocessor 8088/8086 Microprocessor
địa chỉ (cid:132)(cid:132) Bus Bus địa chỉ ALE = 1 •• ALE = 1 •• Sử Sử dụng
: AD0--AD7 (8088)
AD15 AD7 (8088) hoặchoặc AD0AD0--AD15
dụng 74LS373 để tách và chốt địa 74LS373 để tách và chốt địa
A15 (8086) A7 (8088) hoặchoặc A0A0--A15 (8086)
chỉchỉ (cid:132)(cid:132) ĐầuĐầu vàovào: AD0 (8086) vàvà ALEALE (8086) Đầu ra: A0: A0--A7 (8088) (cid:132)(cid:132) Đầu ra
Sơ Sơ đồ chân của
8088 đồ chân của 8088
Sơ Sơ đồđồ chân
8088/8086 chân 8088/8086 (Min Mode) (Min Mode)
Minimum/Maximum Mode Minimum/Maximum Mode
I/O là các tín hiệu điều khiển I/O
•• Các tín hiệu điều khiển đều từ •• Tương Maximum Mode (cid:132)(cid:132) Maximum Mode •• Một số tín hiệu điều khiển được tạo ra từ ngoài Một số tín hiệu điều khiển được tạo ra từ ngoài Một số chân có thêm chức năng mới •• Một số chân có thêm chức năng mới 8087 đồng xửxử lýlý toántoán 8087 •• KhiKhi cócó dùng
dùng bộbộ đồng
Ảnh hưởng đến các chân 2424--3131 (cid:132)(cid:132) Ảnh hưởng đến các chân Minimum Mode (cid:132)(cid:132) Minimum Mode •• Các chân Các chân 2424--31 31 là các tín hiệu điều khiển và bộ nhớ và bộ nhớ Các tín hiệu điều khiển đều từ 8088/8086 8088/8086 8085A Tương tựtự vớivới 8085A
Sơ Sơ đồ chân của
8088 đồ chân của 8088
MN / MX
AD0
READY
AD1 AD2
CLK RESET
AD3 AD4
TEST
AD5 AD6
AD7
HLDA
A8
HOLD NMI
A9 A10
A11 A12
A13 A14
A15
8088
A16 / S3
A17 / S4 A18 / S5
A19 / S6
SSO
DEN DT / R
IO / M
RD
WR ALE
INTR
INTA
Tín hiệu ở ở các chân của Tín hiệu
8088 các chân của 8088
MN / MX
AD0
READY
AD1 AD2
Các chân Địa chỉ/Dữ liệu
CLK RESET
AD3 AD4
TEST
AD5 AD6
AD7
HLDA
A8
HOLD NMI
A9 A10
Các chân địa chỉ
A11 A12
A13 A14
A15
8088
A16 / S3
Các chân Địa chỉ/Trạng thái
A17 / S4 A18 / S5
A19 / S6
SSO
DEN DT / R
IO / M
RD
WR ALE
Cho phép chốt Địa chỉ
INTR
INTA
Các chân Địa chỉ/Dữ Các chân Địa chỉ
/Dữ liệuliệu
Các chân ADAD77 đến
(cid:132)(cid:132) Các chân (cid:132)(cid:132) Kỹ Kỹ thuật
đến ADAD00 thuật Multiplexing:
Multiplexing: Tín hiệu
các Tín hiệu ở ở các
đến ADAD00 = A= A77 đến
(cid:132)(cid:132) ALE = 1: AD (cid:132)(cid:132) ALE = 0: AD
chân này lúc này là tín hiệu địa chỉ, , chân này lúc này là tín hiệu địa chỉ lúc khác là tín hiệu dữ liệu phụ thuộc lúc khác là tín hiệu dữ liệu phụ thuộc ALE (Address vào tín hiệu điều khiển ALE (Address vào tín hiệu điều khiển Latch Enable): Latch Enable): đến AA00 ALE = 1: AD77 đến ALE = 0: AD77 đếnđến ADAD00 = D= D77 đếnđến DD00
Các chân Địa chỉ Các chân Địa chỉ Trạng thái và Các chân Địa chỉ//Trạng thái và Các chân Địa chỉ
đến AA88
(cid:132)(cid:132) Các chân địa chỉ (cid:132)(cid:132) Tín hiệu
(cid:132)(cid:132) Các chân địa chỉ
trạng thái: A: A1919/S/S66
Các chân địa chỉ: A: A1515 đến các chân này luôn là tín Tín hiệu ở ở các chân này luôn là tín hiệu địa chỉ hiệu địa chỉ Các chân địa chỉ//trạng thái đến AA1616/S/S33:: đến ALE = 1: A1919 đếnđến AA1616 (cid:132)(cid:132) ALE = 1: A ALE = 0: S66 đếnđến SS33 (cid:132)(cid:132) ALE = 0: S
Processor Timing Diagram of 8088 (Minimum Mode) Processor Timing Diagram of 8088 (Minimum Mode) for Memory or I/O Read (with 74245) for Memory or I/O Read (with 74245)
T1
T2
T3
T4
CLOCK
__ DT/R
ALE
D7 - D0 (from memory)
D7 - D0 from memory to 74LS245
garbage
A7 - A0
AD7 - AD0
D7 - D0 from 74LS245
A15 - A8
A15 - A8
A19 - A16
S6 - S3
A19/S6 - A16/S3
A19 - A0 from 74LS373
A19 - A0 from 74LS373 to memory
if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW
__ IO/M
____ RD
______ DEN
74LS373 74LS373
D0
Q0
D1 D2
Q1 Q2
D3
Q3
D4 D5
Q4 Q5
74LS373
D6 D7
Q6 Q7
OE LE
74LS373 74LS373
DùngDùng 74LS373
để tách và chốt địa 74LS373 để tách và chốt địa chỉchỉ
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) DENDEN Data Enable (cid:132)(cid:132) Data Enable liệu có nghĩa (cid:132)(cid:132) Dữ Dữ liệu có nghĩa
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) DT/RDT/R Điều khiển hướng của (cid:132)(cid:132) Điều khiển hướng của tín hiệu dữ liệu:: tín hiệu dữ liệu
Tín hiệu dữ liệu đi (cid:132)(cid:132) 1: 1: Tín hiệu dữ liệu đi
8088 ra từ 8088 ra từ
Tín hiệu dữ liệu đi (cid:132)(cid:132) 0: 0: Tín hiệu dữ liệu đi
8088 vào 8088 vào
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) IO/MIO/M (cid:132)(cid:132) Phân biệt
truy cập Phân biệt: : truy cập I/O hay Bộ nhớnhớ I/O hay Bộ •• 1: 8088
•• 0: 8088
truy cập 1: 8088 truy cập I/OI/O truy cập bộ 0: 8088 truy cập bộ nhớ nhớ
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) WRWR (cid:132)(cid:132) 0:0: Tín hiệu trên
(cid:132)(cid:132) Ghi bộ nhớ (cid:132)(cid:132) Xuất dữ liệu ra cổng
Tín hiệu trên bus bus dữ liệu được ghi vào dữ liệu được ghi vào bộ nhớ hoặc I/OI/O bộ nhớ hoặc Ghi bộ nhớ: ?: ? Xuất dữ liệu ra cổng: : ??
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) HLDAHLDA Hold Acknowledge (cid:132)(cid:132) Hold Acknowledge Chấp nhận yêu cầu (cid:132)(cid:132) 0: 0: Chấp nhận yêu cầu
DMA ở HOLD DMA ở HOLD điều khiển Báo cho Bộ Bộ điều khiển •• Báo cho DMA được phép sử được phép sử DMA hệ thống dụng bus bus hệ thống dụng
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) DMAC
(cid:132)(cid:132) HOLDHOLD (cid:132)(cid:132) NhậnNhận tíntín hiệuhiệu yêuyêu cầucầu điều khiển DMA từ từ Bộ Bộ điều khiển DMA DMA (DMAC) DMA (DMAC) muốn sử dụng DMAC muốn sử dụng hệ thống bus bus hệ thống
Mô tả chân –– MinMin Mô tả chân
(cid:132)(cid:132) SSOSSO 8088 (cid:132)(cid:132) 8088 IO/M vàvà Dùng với IO/M (cid:132)(cid:132) Dùng với để xác định DT/R để xác định DT/R trạng thái của chu kỳ trạng thái của chu kỳ hiện thời bus bus hiện thời
Các tín hiệu điều khiển Các tín hiệu điều khiển
(cid:132)(cid:132) Có thể sử dụng các cổng
để tạo logic để tạo Có thể sử dụng các cổng logic ra các tín hiệu điều khiển khác từ các ra các tín hiệu điều khiển khác từ các tín hiệu điều khiển sẵn có tín hiệu điều khiển sẵn có Tín hiệu:: •• 3 3 Tín hiệu RD, WR and IO/M (cid:132)(cid:132) RD, WR and IO/M
RDRD
IO/MIO/M
Signal Signal
WW RR 11
00
00
MEMRMEMR
00
00
11
MEMWMEMW
11
11
00
IORIOR
00
11
11
IOWIOW
00
XX
00
Never Never happens happens
TạoTạo ra các
khiển tín hiêụ điều khiển
ra các tín hiêụ điều (Min Mode) (Min Mode)
Tạo ra các tín hiêụ điều khiển Tạo ra các tín hiêụ điều khiển (Min Mode) (Min Mode)
Min Mode 8088 Bus –– Min Mode 8088 Bus
74LS245 74LS245
A0
B0
A1
B1
A2
B2
A3
B3
A4
B4
A5
B5
A6
B6
A7
B7
DIR
E
74LS245
BusBus hệ thống của hệ
8088 ở Mode Minimum hệ thống của hệ 8088 ở Mode Minimum
A7 - A0
B7 - B0
D7 - D0
Bus dữ liệu
DEN
E
Bus địa chỉ
DT / R
DIR 74LS245
AD7 - AD0
D7 - D0
Q7 - Q0
A7 - A0
A15 - A8
GND
OE
A19 - A16
LE 74LS373
D7 - D0
Q7 - Q0
A15 - A8
GND
OE
MEMORY
8088
LE 74LS373
A19/S6 - A16/ S3
D7 - D4 D3 - D0
Q7 - Q4 Q3 - Q0
GND
OE
LE 74LS373
ALE
RD
RD
MEMR
IO / M
WR
WR
MEMW
Minimum Mode 8088 Minimum Mode 8088
D7 - D0
D7 - D0
A19 - A0
A19 - A0
MEMORY
Bộ nhớ được chọn khi nào?
8088 Minimum Mode
MEMR
RD
MEMW
WR
Minimum Mode Minimum Mode 8088 8088
220 ô nhớ (1MB)
D7 - D0
D7 - D0
A19 - A0
A19 - A0
MEMORY
8088 Minimum Mode
MEMR
RD
MEMW
WR
CS
Không gian địa chỉ bộ nhớ 1M1M Không gian địa chỉ bộ nhớ
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) 00000 00000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
Ví dụ: Một địa chỉ bất kỳ 34FD0h
0011 0100 11111 1101 0000
FFFFF FFFFF 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111
Bộ Bộ nhớnhớ đầyđầy đủđủ 1MB1MB
AX BX
3F1C 0023
FFFFF FFFFE
36 25
CX
0000
FFFFD
19
DX
FCA1
: :
: :
A19 :
A19 :
A0
A0
CS SS
XXXX XXXX
20023 20022
13 7D
DS ES
2000 XXXX
20021 20020
12 29
: :
: :
BP
XXXX
D7 :
D7 :
SP
XXXX
D0
D0
10008 10007
8A F4
SI DI
XXXX XXXX
10006 10005
07 88
MEMR
RD
IP
XXXX
10004 10003
42 39
10002 10001
27 98
10000
45
MEMW
WR
: :
: :
00001
95
00000
CS
23
Nếu chỉ cần bộ nhớ có Nếu chỉ cần bộ nhớ có
lượng nhỏ hơn 1MB1MB dung lượng nhỏ hơn dung thì giải quyết như thế nào?? thì giải quyết như thế nào
nhớ sẵn có chip nhớ sẵn có Phụ thuộc vào các chip (cid:132)(cid:132) Phụ thuộc vào các Phụ thuộc yêu cầu phân bố địa chỉ (cid:132)(cid:132) Phụ thuộc yêu cầu phân bố địa chỉ cho các loại bộ nhớ vật lý khác nhau cho các loại bộ nhớ vật lý khác nhau
(cid:132)(cid:132) ……
đầu tiên của không gian địa chỉ bộ nhớ 512K đầu tiên của không gian địa chỉ bộ nhớ 512K
((CácCác địađịa chỉchỉ cócó bit bit caocao nhất A19 = 0) nhất A19 = 0)
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAAAAAA 11111111 99876876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A18 A18 đếnđến A0A0 (HEX) (HEX) 00000 00000 00000000 0000 0000 0000 0000 0000 0000 0000 0000
7FFFF 7FFFF 00111111 1111 1111 1111 1111 1111 1111 1111 1111
tiếp theo của không gian địa chỉ bộ nhớ 512K tiếp theo của không gian địa chỉ bộ nhớ 512K
((CácCác địađịa chỉchỉ cócó bit bit caocao nhất A19 = 1) nhất A19 = 1)
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAAAAAA 11111111 99876876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A18 A18 đếnđến A0A0 (HEX) (HEX) 80000 80000 11000000 0000 0000 0000 0000 0000 0000 0000 0000
FFFFF FFFFF 11111111 1111 1111 1111 1111 1111 1111 1111 1111
512KB Bộ Bộ nhớnhớ 512KB
AX
3F1C
Làm gì với A19?
BX CX
0023 0000
A19
DX
FCA1
A18 :
7FFFF 7FFFE
36 25
A18 :
A0
7FFFD
19
A0
CS SS
XXXX XXXX
: :
: :
D7
D7
DS ES
2000 XXXX
: D0
20023 20022
13 7D
: D0
BP
XXXX
SP
XXXX
RD
20021 20020
12 29
MEMR
WR
MEMW
: :
: :
SI DI
XXXX XXXX
CS
00001 00000
95 23
IP
XXXX
ĐiềuĐiều gìgì xảyxảy rara nếunếu 8088
A0023h? 8088 đọcđọc ô ô nhớnhớ A0023h?
AX
3F1C
BX CX DX
0023 0000 FCA1
A19 A18
A18
7FFFF
36
CS
XXXX
: A0
: A0
7FFFE 7FFFD
25 19
: :
: :
SS DS ES
XXXX A000 XXXX
D7 :
D7 :
20023
13
D0
D0
BP
XXXX
SP
XXXX
MEMR
RD
20022 20021 20020
7D 12 29
MEMW
WR
: :
: :
SI DI
XXXX XXXX
CS
00001 00000
95 23
IP
XXXX
MOV AH, [BX]
Điều gì xảy ra nếu 8088 Điều gì xảy ra nếu
A0023h? 8088 đọcđọc ôô nhớnhớ A0023h?
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAAAAAA 11111111 99876876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) A0023 A0023 11010010 0000 0000 0000 0000 0010 0010 0011 0011
A19 không được nối đến bộ nhớ nên nếu 8088 phát logic “1” trên A19 thì bộ nhớ cũng không nhận biết được.
Điều gì xảy ra nếu 8088 Điều gì xảy ra nếu
20023h? 8088 đọcđọc ôô nhớnhớ 20023h?
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAAAAAA 11111111 99876876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
Với bộ nhớ tình hình không có gì khác!
A18 A18 đếnđến A0A0 (HEX) (HEX) 20023 20023 00010010 0000 0000 0000 0000 0010 0010 0011 0011
NếuNếu Bộ Bộ nhớnhớ gồmgồm 2 2 khối
khối 512KB
512KB như thế này
như thế này??
A19
AX
3F1C
7FFFF
36
A18 :
BX CX
0023 0000
7FFFE 7FFFD
A18 :
25 19
A0
DX
FCA1
:
A0
:
20023
13
CS
XXXX
20022
7D
D7 :
D7 :
SS
XXXX
20021
12
D0
D0
DS
2000
20020
29
ES
XXXX
MEMR MEMW
: 00001
RD WR
: 95
BP
XXXX
00000
CS
23
SP
XXXX
SI
XXXX
7FFFF
12
DI
XXXX
7FFFE
A18
98
IP
XXXX
7FFFD :
: A0
2C :
20023
33
D7
20022
45
20021
92
: D0
20020
A3
:
RD
:
00001 00000
WR CS
D4 97
Có vấn đề !!!!!! Có vấn đề
(cid:132)(cid:132) VấnVấn đềđề làlà:: XungXung độtđột Bus.
khối Bus. HaiHai khối
cùng mộtmột lúclúc
cung cấpcấp dữdữ liệuliệu cùng
người làm ““người xung độtđột trêntrên
giải quyết xung A19 ở mứcmức logic “1”
nhớnhớ sẽsẽ cung 8088 đọcđọc bộbộ nhớnhớ khikhi 8088 Giải pháp:: DùngDùng A19 A19 làm (cid:132)(cid:132) Giải pháp phân xử” ” đểđể giải quyết phân xử thì logic “1” thì bus. NếuNếu A19 ở bus. khối nhớ khối nhớ trên hoạt động ((khối nhớ khối nhớ trên hoạt động và ngược lại dưới bị cấmcấm) ) và ngược lại dưới bị
Bộ Bộ nhớ gồm hai khối nhớ
512KB nhớ gồm hai khối nhớ 512KB
A19
AX
3F1C
7FFFF
36
A18
BX
0023
A18
7FFFE
25
:
CX
0000
:
7FFFD
19
A0
DX
FCA1
A0
:
:
20023
13
D7
D7
CS
XXXX
20022
7D
:
:
SS
XXXX
20021
12
D0
D0
DS
2000
20020
29
MEMR
ES
XXXX
RD
:
:
MEMW
WR
00001
95
BP
XXXX
CS
00000
23
SP
XXXX
SI
XXXX
7FFFF
12
DI
XXXX
A18
7FFFE
98
:
7FFFD
2C
IP
XXXX
A0
:
:
20023
33
D7
20022
45
:
20021
92
D0
20020
A3
RD
:
:
WR
00001
D4
CS
00000
97
Không gian địa chỉ bộ nhớ 1M1M Không gian địa chỉ bộ nhớ
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) 00000 00000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
7FFFF 7FFFF 0111 0111 1111 1111 1111 1111 1111 1111 1111 1111
80000 80000 1000 1000 0000 0000 0000 0000 0000 0000 0000 0000
FFFFF FFFFF 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111
BộBộ nhớ gồm hai khối nhớ
512KB nhớ gồm hai khối nhớ 512KB
A19 A18
AX BX
3F1C 0023
A18
7FFFF 7FFFE
36 25
: A0
CX DX
0000 FCA1
: A0
CS
XXXX
7FFFD : 20023 20022
19 : 13 7D
D7 : D0
D7 : D0
SS DS ES
XXXX 2000 XXXX
MEMR MEMW
RD WR
20021 20020 : 00001
12 29 : 95
CS
00000
23
BP SP
XXXX XXXX
SI
XXXX
7FFFF
12
DI
XXXX
Khi µP xuất một địa Khi µP xuất một địa chỉ từ 00000h đến chỉ từ 80000h to 7FFFFh, Bộ nhớ này FFFFFh, Bộ nhớ này hoạt động hoạt động
IP
XXXX
A18 : A0
7FFFE 7FFFD : 20023
98 2C : 33
D7 :
D0
RD
20022 20021 20020 :
45 92 A3 :
WR CS
00001 00000
D4 97
BộBộ nhớ gồm hai khối nhớ
512KB nhớ gồm hai khối nhớ 512KB
A19 A18
AX BX
3F1C 0023
A18
7FFFF 7FFFE
36 25
:
CX
0000
:
7FFFD
19
A0
DX
FCA1
A0
:
:
20023
13
D7
D7
CS
XXXX
20022
7D
SS
XXXX
20021
12
: D0
: D0
DS
2000
20020
29
MEMR
ES
XXXX
RD
:
:
MEMW
WR
00001
95
BP
XXXX
CS
00000
23
SP
XXXX
SI
XXXX
7FFFF
12
DI
XXXX
A18
7FFFE
98
:
7FFFD
2C
IP
XXXX
A0
:
:
20023
33
D7
20022
45
:
20021
92
D0
20020
A3
RD
:
:
WR CS
00001 00000
D4 97
Thiết kế Bộ Bộ nhớ cho Thiết kế
nhớ cho Hệ vi
xử lý Hệ vi xử lý
A19 A18
A19 A18
AX BX
3F1C 0023
A18
7FFFF 7FFFE
36 25
:
:
CX
0000
:
7FFFD
19
A0
A0
DX
FCA1
A0
:
:
20023
13
D7
D7
D7
CS
XXXX
20022
7D
SS
XXXX
20021
12
: D0
: D0
: D0
DS
2000
20020
29
MEMR
RD
ES
XXXX
:
RD
:
MEMW
WR
WR
00001
95
BP
XXXX
CS
00000
23
SP
XXXX
SI
XXXX
7FFFF
12
DI
XXXX
7FFFE
A18
98
7FFFD
:
2C
IP
XXXX
A0
:
:
Ghép nối các chip nhớ riêng lẽ với Bus hệ thống sao cho không xảy ra xung đột nhờ mạch giải mã địa chỉ bộ nhớ
20023
33
D7
20022
45
:
20021
92
D0
20020
A3
RD
:
:
WR CS
00001 00000
D4 97
NếuNếu bỏbỏ điđi khối nhớ
khối nhớ bênbên dưới
dưới??
A19 A18
AX BX
3F1C 0023
A18
7FFFF 7FFFE
36 25
: A0
CX DX
0000 FCA1
: A0
CS
XXXX
7FFFD : 20023 20022
19 : 13 7D
D7 : D0
D7 : D0
SS DS ES
XXXX 2000 XXXX
MEMR MEMW
RD WR
20021 20020 : 00001
12 29 : 95
CS
00000
23
BP SP
XXXX XXXX
SI
XXXX
7FFFF
12
DI
XXXX
IP
XXXX
A18 : A0
7FFFE 7FFFD : 20023
98 2C : 33
D7 :
D0
RD
20022 20021 20020 :
45 92 A3 :
WR CS
00001 00000
D4 97
Nếu bỏ đi khối nhớ bên dưới thì …… Nếu bỏ đi khối nhớ bên dưới thì
A19 A18
AX BX
3F1C 0023
7FFFF 7FFFE
36 25
A18
: A0
CX DX
0000 FCA1
: A0
CS
XXXX
7FFFD : 20023 20022
19 : 13 7D
D7 : D0
D7 : D0
SS DS ES
XXXX 2000 XXXX
MEMR MEMW
20021 20020 : 00001
12 29 : 95
RD WR
00000
23
CS
BP SP
XXXX XXXX
SI
XXXX
DI
XXXX
Khi µP xuất ra một Khi µP xuất ra một dịa chỉ từ 00000h địa chỉ từ 80000h đến 7FFFFh, Không đến FFFFFh, Chip có chip nhớ nào hoạt nhớ này hoạt động động!
IP
XXXX
!
Giải mã đầy đủ và không đầy đủ Giải mã đầy đủ và không đầy đủ
(cid:132)(cid:132) Giải mã
(cid:132)(cid:132) Giải mã
nhớ chỉ có một địa chỉ vật lý duy nhất •• MỗiMỗi ô ô nhớ chỉ có một địa chỉ vật lý duy nhất (Partial Decoding) không đầyđầy đủđủ (Partial Decoding) Giải mã không Không phải tất cả các đường địa chỉ có nghĩa •• Không phải tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã đều được sử dụng vào mạch giải mã nhớ có hơn một địa chỉ vật lý •• Một Một ô ô nhớ có hơn một địa chỉ vật lý
(Full Decoding) Giải mã đầyđầy đủđủ (Full Decoding) Tất cả các đường địa chỉ có nghĩa đều được sử •• Tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã dụng vào mạch giải mã
Giải mã đầy đủ Giải mã đầy đủ
A18
7FFFF 7FFFE
36 25
A19 A18
AX BX
3F1C 0023
: A0
: A0
CX DX
0000 FCA1
7FFFD : 20023 20022
19 : 13 7D
CS
XXXX
D7 : D0
D7 : D0
SS DS ES
XXXX 2000 XXXX
RD WR
20021 20020 : 00001
12 29 : 95
MEMR MEMW
CS
00000
23
BP SP
XXXX XXXX
SI
XXXX
DI
XXXX
IP
XXXX
Giải mã đầy đủ Giải mã đầy đủ
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) 80000 80000 1000 1000 0000 0000 0000 0000 0000 0000 0000 0000
FFFFF FFFFF 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111
A19 phải ở mức “1” thì chip nhớ mới hoạt động (được chọn)
Giải mã đầy đủ Giải mã đầy đủ
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) 00000 00000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
7FFFF 7FFFF 0111 0111 1111 1111 1111 1111 1111 1111 1111 1111
Do đó, nếu vi xử lý phát ra một địa chỉ từ 00000h đến 7FFFFh (A19 ở mức logic “0”) chip nhớ sẽ không được chọn.
Giải mã không đầy đủ Giải mã không đầy đủ
AX BX
3F1C 0023
A19
CX DX
0000 FCA1
CS
XXXX
A18 : A0
A18 : A0
7FFFF 7FFFE 7FFFD
36 25 19
: :
: :
SS DS ES
XXXX 2000 XXXX
D7 : D0
D7 : D0
20023 20022 20021
13 7D 12
BP SP
XXXX XXXX
MEMR
RD
20020
29
SI
XXXX
MEMW
WR
: :
: :
DI
XXXX
00001
95
CS
00000
23
IP
XXXX
AAAA AAAA 3210 3210
Giải mã không đầy đủ Giải mã không đầy đủ AAAA AAAA AAAA AAAA 1111 7654 1111 7654 9876 9876
AAAA AAAA 1198 1198 10100000 AAAA AAAA 1111 1111 5432 5432
A19 A19 đếnđến A0A0 (HEX) (HEX) 00000 00000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
7FFFF 7FFFF 0111 0111 1111 1111 1111 1111 1111 1111 1111 1111
80000 80000 1000 1000 0000 0000 0000 0000 0000 0000 0000 0000
FFFFF FFFFF 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111
A19 không có ý nghĩa với chip nhớ
Giải mã không đầy đủ Giải mã không đầy đủ
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) 00000 00000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
7FFFF 7FFFF 0111 0111 1111 1111 1111 1111 1111 1111 1111 1111
80000 80000 1000 1000 0000 0000 0000 0000 0000 0000 0000 0000
FFFFF FFFFF 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111
Địa chỉ thực tế
Giải mã không đầy đủ Giải mã không đầy đủ
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) 00000 00000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
7FFFF 7FFFF 0111 0111 1111 1111 1111 1111 1111 1111 1111 1111
80000 80000 1000 1000 0000 0000 0000 0000 0000 0000 0000 0000
FFFFF FFFFF 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111
Địa chỉ thực tế
Bộ Bộ nhớ gồm
2 chip 512Kx8 nhớ gồm 2 chip 512Kx8
A19
A18 :
A18 :
A0
A0
D7
D7
:
:
512KB #2
D0
D0
MEMR
RD
MEMW
WR
CS
8088 Minimum Mode
A18
:
A0
D7
:
512KB #1
D0
RD
WR CS
Bộ Bộ nhớ chỉ có một
nhớ chỉ có một chip 512Kx8 (
. 1) chip 512Kx8 (VerVer. 1)
A19
A18 :
A18 :
A0
A0
D7
D7
512KB
:
:
D0
D0
MEMR
RD
MEMW
WR
CS
8088 Minimum Mode
Bộ Bộ nhớ chỉ có một
nhớ chỉ có một chip 512Kx8 (
. 2) chip 512Kx8 (VerVer. 2)
A19 A18
A18
:
:
A0
A0
D7
D7
512KB
:
:
D0
D0
MEMR
RD
MEMW
WR
CS
8088 Minimum Mode
BộBộ nhớ chỉ có một
nhớ chỉ có một chip 512Kx8 (
. 3) chip 512Kx8 (VerVer. 3)
A19
A18 :
A18 :
A0
A0
D7
D7
512KB
:
:
D0
D0
MEMR
RD
MEMW
WR
CS
8088 Minimum Mode
Bộ Bộ nhớ gồm
4 chip 256Kx8 nhớ gồm 4 chip 256Kx8
256KB #4
A17 : A0 D7 : D0 RD WR
CS
A19 A18
256KB #3
A17 : A0 D7 : D0 MEMR MEMW
A17 : A0 D7 : D0 RD WR
CS
8088 Minimum Mode
256KB #2
A17 : A0 D7 : D0 RD WR
CS
256KB #1
A17 : A0 D7 : D0 RD WR
CS
Bộ Bộ nhớ gồm
4 chip 256Kx8 nhớ gồm 4 chip 256Kx8
256KB #4
A17 : A0 D7 : D0 RD WR
CS
A19 A18
256KB #3
A17 : A0 D7 : D0 MEMR MEMW
A17 : A0 D7 : D0 RD WR
CS
8088 Minimum Mode
256KB #2
A17 : A0 D7 : D0 RD WR
CS
256KB #1
A17 : A0 D7 : D0 RD WR
CS
chip #1 Dải địa chỉchỉ củacủa chip #1 Dải địa
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX)
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
chip #2 Dải địa chỉchỉ củacủa chip #2 Dải địa
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX)
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
chip #3 Dải địa chỉchỉ củacủa chip #3 Dải địa
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX)
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
chip #4 Dải địa chỉchỉ củacủa chip #4 Dải địa
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX)
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
4 chip 256Kx8 nhớ gồm 4 chip 256Kx8
Bộ Bộ nhớ gồm logic dùng các cổng logic dùng các cổng
256KB #4
A17 : A0 D7 : D0 RD WR
CS
A19 A18
256KB #3
A17 : A0 D7 : D0 MEMR MEMW
A17 : A0 D7 : D0 RD WR
CS
8088 Minimum Mode
256KB #2
A17 : A0 D7 : D0 RD WR
CS
256KB #1
A17 : A0 D7 : D0 RD WR
CS
4 chip 256Kx8 nhớ gồm 4 chip 256Kx8
Bộ Bộ nhớ gồm logic dùng các cổng logic dùng các cổng
256KB #4
A17 : A0 D7 : D0 RD WR
CS
A19 A18
256KB #3
A17 : A0 D7 : D0 MEMR MEMW
A17 : A0 D7 : D0 RD WR
CS
8088 Minimum Mode
256KB #2
A17 : A0 D7 : D0 RD WR
CS
256KB #1
A17 : A0 D7 : D0 RD WR
CS
Bộ Bộ nhớ gồm dùng một chip dùng một
4 chip 256Kx8 nhớ gồm 4 chip 256Kx8 giải mã 22--44 chip giải mã
256KB #4
A17 : A0 D7 : D0 RD WR
CS
O3
I1 I0
A19 A18
256KB #3
A17 : A0 D7 : D0 RD WR
A17 : A0 D7 : D0 MEMR MEMW
CS
O2
8088 Minimum Mode
256KB #2
A17 : A0 D7 : D0 RD WR
CS
O1
256KB #1
A17 : A0 D7 : D0 RD WR
CS
O0
8KB #?
chip các chip 8Kx8 vớivới µµP P
A12 : A0 D7 : D0 RD WR
Ghép nối các Ghép nối nhớnhớ 8Kx8 8088 8088
CS
A19 A18 A17 A16 A15 A14 A13
A12 : A0 D7 : D0 MEMR MEMW
: :
8088 Minimum Mode
8KB #2
A12 : A0 D7 : D0 RD WR
CS
8KB #1
A12 : A0 D7 : D0 RD WR
CS
128 nhớ gồm 128
8KB #128
Bộ Bộ nhớ gồm chip 8Kx8 chip 8Kx8
A12 : A0 D7 : D0 RD WR
CS
A19 A18 A17 A16 A15 A14 A13
A12 : A0 D7 : D0 MEMR MEMW
: :
8088 Minimum Mode
8KB #2
A12 : A0 D7 : D0 RD WR
CS
8KB #1
A12 : A0 D7 : D0 RD WR
CS
128 nhớ gồm 128
8KB #128
Bộ Bộ nhớ gồm chip 8Kx8 chip 8Kx8
A12 : A0 D7 : D0 RD WR
CS
A19 A18 A17 A16 A15 A14 A13
A12 : A0 D7 : D0 MEMR MEMW
: :
8088 Minimum Mode
8KB #2
A12 : A0 D7 : D0 RD WR
CS
8KB #1
A12 : A0 D7 : D0 RD WR
CS
Chip #__ Dải địa chỉchỉ củacủa Chip #__ Dải địa
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX)
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
----- ----- ---- ---- ---- ---- ---- ---- ---- ---- ---- ----
128 nhớ gồm 128
8KB #128
Bộ Bộ nhớ gồm chip 8Kx8 chip 8Kx8
A12 : A0 D7 : D0 RD WR
CS
A19 A18 A17 A16 A15 A14 A13
A12 : A0 D7 : D0 MEMR MEMW
: :
8088 Minimum Mode
8KB #2
A12 : A0 D7 : D0 RD WR
CS
8KB #1
A12 : A0 D7 : D0 RD WR
CS
Phát biểu bài toán Phát biểu bài toán
(cid:132)(cid:132) Thiết kế bộ nhớ cho hệ
xử lý 8088 thoả 8088 thoả
Thiết kế bộ nhớ cho hệ vivi xử lý mãn các yêu cầu:: mãn các yêu cầu
(cid:132)(cid:132) ROMROM cócó dung
chiếm dụng các 2Kx8 chiếm dụng các lượng 2Kx8
(cid:132)(cid:132) RWMRWM cócó dung
dung lượng địa chỉ từ FFFFFh trở xuống địa chỉ từ FFFFFh trở xuống dung lượng chiếm dụng các 2Kx8 chiếm dụng các
lượng 2Kx8 địa chỉ tiếp theo ngay sau ROMROM địa chỉ tiếp theo ngay sau Chỉ được phép sử dụng:: (cid:132)(cid:132) Chỉ được phép sử dụng EPROM 2716 2Kx8, SRAM 4016 2Kx8 EPROM 2716 2Kx8, SRAM 4016 2Kx8 ChipChip giải mã 74LS138 và các cổng giải mã 74LS138 logic và các cổng logic
Bước 1: Vẽ Bước
bản đồ bộ nhớ cần thiết kế 1: Vẽ bản đồ bộ nhớ cần thiết kế
FFFFFh
2K
ROM
FF800h FF7FFh
Các Địa chỉ biên
RWM
2K
FF000h
Chưa sử dụng
00000h
BướcBước 2:2: Chuyển các địa chỉ biên từ H sang B Chuyển các địa chỉ biên từ H sang B
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) FF800 FF800 1111 1111 1111 1111 11000000 0000 0000 0000 0000
FFFFF FFFFF 1111 1111 1111 1111 11111111 1111 1111 1111 1111
Bước 2:2: Chuyển các địa chỉ biên từ Bước H sang B Chuyển các địa chỉ biên từ H sang B
AAAA AAAA 7654 7654 AAAA AAAA 3210 3210
AAAA AAAA 1111 1111 9876 9876 AAAA AAAA 1111 1111 5432 5432 AAAA AAAA 1198 1198 10100000
A19 A19 đếnđến A0A0 (HEX) (HEX) FF000 FF000 1111 1111 1111 1111 00000000 0000 0000 0000 0000
FF7FF FF7FF 1111 1111 1111 1111 00111111 1111 1111 1111 1111
Nhận xét Nhận xét
Bus: A19 –– A12 = 1
A12 = 1 vàvà
Bus: A19 –– A12 = 1
A12 = 1 vàvà
được Khi các địa chỉ dành cho ROMROM được (cid:132)(cid:132) Khi các địa chỉ dành cho phát lên AA--Bus: A19 phát lên A11 = 1 A11 = 1 được Khi các địa chỉ dành cho RWMRWM được (cid:132)(cid:132) Khi các địa chỉ dành cho phát lên AA--Bus: A19 phát lên A11 = 0 A11 = 0
BướcBước 3: Vẽ
mạch giải mã địa 3: Vẽ mạch giải mã địa
(cid:132)(cid:132) Ghép các chân dữ liệu của các
thì xử lý truy cập các cổng I/OI/O thì IO/M = 1) nhớ bị cấm ((KhiKhi IO/M = 1) (IO/M = xử lý truy cập bộ nhớ (IO/M =
chỉ bộ nhớ chỉ bộ nhớ Ghép các chân dữ liệu của các chipchip nhớ với DD--BusBus nhớ với Ghép các chân địa chỉ và các chân (cid:132)(cid:132) Ghép các chân địa chỉ và các chân điều khiển:: điều khiển KhiKhi vivi xử lý truy cập các cổng cáccác chipchip nhớ bị cấm KhiKhi vivi xử lý truy cập bộ nhớ thì chỉ có một chipchip nhớ làm việc 0)0) thì chỉ có một nhớ làm việc Có thể có nhiều lời giải khác nhau (cid:132)(cid:132) Có thể có nhiều lời giải khác nhau
74LS138: MộtMột chip 74LS138:
chip giải mã
giải mã 33--88
C
Y0
B
Y1
U1 74LS138 74LS138
A
Y2
Y3
A2 A1 A0
74LS138
Y4
Y5
G1
E3 E2 E1
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
Y6
G2A
Y7
G2B
nhớ cần thiết kế Bộ Bộ nhớ cần thiết kế
2Kx8
A19 A18
4016
C B A
A10 : A0 D7 : D0 OE WE
CS
74LS138
A17 : A0 D7 : D0 MEMR MEMW
8088 Minimum Mode
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
G1 G2A G2B
