B CÔNG TH NGỘ ƯƠ
TR NG ĐI H C CÔNG NGHI P HÀ N IƯỜ Ạ Ọ Ệ Ộ
KHOA : ĐI N TỆ Ử
THI T K VI M CH TRÊN FPGAẾ Ế Ạ
Giáo viên h ng d nướ ẫ : T ng Văn Luyênố
Sinh viên th c t pự ậ : Nguy n Thanh Tùngễ
L pớ: ĐH CNKT DT6- K6
Hà N i 03/03/2015ộ
M C L CỤ Ụ
Hà N i University of Industry Faculty of ộ
Electronics
Danh m c hìnhụ
3
Sinh viên th c t p: Nguy n Thanh Tùngự ậ ễ
I GI I THI UỜ Ớ Ệ
Trong nh ng năm g n đây công ngh đi n t đã và đang phát tri n nh yữ ầ ệ ệ ừ ể ả
v t. Các lo i IC LSI( Large Scale Integration), VLSK(Very Large Scaleọ ạ
Integration) v i kh năng tích h p t i hàng tri u Transistor đã ra đi v i nhi uớ ả ợ ớ ệ ờ ớ ề
ng d ng khác nhau trong Công ngh thông tin, Đi n t vi n thông, T đngứ ụ ệ ệ ử ễ ự ộ
hoá... không ng ng đáp ng các nhu c u c a xã h i .M t trong nh ng công nghừ ứ ầ ủ ộ ộ ữ ệ
m i đc ra đi, có th thay th cho các h th ng s tr c đây đòi hòi r t nhi uớ ượ ờ ể ế ệ ố ố ướ ấ ề
th i gian và chi phí cho nghiên c u và ch t o, đó là công ngh ASICờ ứ ế ạ ệ
(Application Specific Integrated Circuit). D n đu trong lĩnh v c này là s n ph mẫ ầ ự ả ẩ
FPGA (Field Programmable Gate Array và CPLD (Complex Programmable Logic
Devices). S d ng FPGA ho c CPLD có th t i thi u hóa đc nhi u công đo nử ụ ặ ể ố ể ượ ề ạ
thi t k , l p ráp vì h u h t đc th c hi n trên máy tính. Các ngôn ng môế ế ắ ầ ế ượ ự ệ ữ
phòng ph n c ng (HDL: Hardware Description Languages) nh ABEL, VHDL,ầ ứ ư
Verilog, Schematic... cho phép thi t k và mô ph ng ho t đng c a m ch b ngế ế ỏ ạ ộ ủ ạ ằ
ch ng trình. Các ch ng trình mô ph ng cho phép xác đnh l i thi t k m tươ ươ ỏ ị ỗ ế ế ộ
cách d dàng và k t quà th c hi n c a ch ng trình là m t file bít c u hìnhễ ế ự ệ ủ ươ ộ ấ
(bitstream) đ n p (download) vào FPGA và CPLD đ nó ho t đng gi ng nhế ạ ể ạ ộ ố ư
m t m ch logic. Các FPGA và CPLD v i kh năng tích h p cao t i hàng tri uộ ạ ớ ả ợ ớ ệ
gate và c u trúc m ch t i u hoá m t đ tích h p, hi u su t cao cho phép x lýấ ạ ố ư ậ ộ ợ ệ ấ ử
nhanh s li u, đ tin c y và ch t l ng cao, d s d ng do đó đc ng d ngố ệ ộ ậ ấ ượ ễ ử ụ ượ ứ ụ
r t đa d ng trong nhi u lo i thi t b đi n t hi n nay.ấ ạ ề ạ ế ị ệ ử ệ
Hà N i University of Industry Faculty of ộ
Electronics
Trong báo cáo này em ch t p trung đ c p t i khía c nh ngôn ng mô tỉ ậ ề ậ ớ ạ ữ ả
ph n c ng s d ng ngôn ng VHDL và gi i thi u v FPGA h SPARTAN-3Eầ ứ ử ụ ữ ớ ệ ề ọ
c a hãng Xilinx.ủ
CH NG 1: T NG QUAN V CÁC PH NG PHÁPƯƠ Ổ Ề ƯƠ
THI T K VI M CHẾ Ế Ạ
1.1. Các ph ng pháp thi t k ti n HDLươ ế ế ề
1.1.1. Ph ng pháp thi t k dùng hàm logicươ ế ế
Trong vi c thi t k các h th ng s , s r t khó khăn n u ng i thi t kệ ế ế ệ ố ố ẽ ấ ế ườ ế ế
không có nh ng ki n th c c b n v đc đi m và ch c năng c a các ph n tữ ế ứ ơ ả ề ặ ể ứ ủ ầ ử
logic c b n nh các c ng logic AND, OR, NOT,… cũng nh các flip- flop. H uơ ả ư ổ ư ầ
h t các m ch logic t o nên nh các c ng logic và các flip- flop đc thi t k theoế ạ ạ ờ ổ ượ ế ế
ph ng th c truy n th ng d a trên các hàm logic (boolean equations). Nhi u kĩươ ứ ề ố ự ề
thu t thi t k đã ra đi nh m t i u hóa ph ng pháp truy n th ng này, m tậ ế ế ờ ằ ố ư ươ ề ố ộ
trong các công vi c đ t i ph ng pháp thi t k dùng hàm logic là gi m thi uệ ể ố ươ ế ế ả ể
các ph ng trình logic giúp s d ng các c ng logic và flip- flop hi u qu h n.ươ ử ụ ổ ệ ả ơ
5
Sinh viên th c t p: Nguy n Thanh Tùngự ậ ễ