Hướng dn s dng Quartus II để thiết kế mch
Vì hôm trước katsu có thy bài hi ca 1 thành viên trong din đàn v cách s dng Quartus II li tin lúc katsu đang hc lp
Thiết kế mch s dng Icarus Verilog và Quartus nên katsu viết bài hướng dn này. Nếu có gì sai sót thì các bn ch cho.
Ni dung ca bài viết này ch đơn gin gii thiu v các bước tiến hành ln lượt nhm to 1 mch đin t vi Quartus sau khi
các bn đã thiết kế được mch vi ngôn ng Verilog và hoàn thành kim tra phn code ri. Thiết b chính dùng để kim tra
được s dng là DE01 Board.
< ="-" ="text/; =utf-8">< name="ProgId" ="Word.">< name="Generator" ="Microsoft Word 12">< name="Originator"
="Microsoft Word 12">
Các bước tiến hành:
1. M Quartus II bng cách click đôi vào biu tượng ca Quartus trên màn hình Desktop.
2. Sau khi chy các file h thng, Quartus II s m ra màn hình khi đng ca mình
Chn Create a New Project để to mt Project mi hoc chn Open Existing Project để chn m Project mà bn đã thc
hin. Quartus cũng hin th ch bn mt s Project mà bn thc hin trong thi gian gn đây phn Open Recent Project
(th t ca các Project được sp xếp theo ln cui cùng bn m Project).
3. Nếu bn chn Create a New Project.
Ca s New Project Wizard s hin ra, bn chn Next.
4. ca s tiếp theo, bn ch đường dn ti folder cho Project mi ca bn. Thường thì katsu s to mt folder mi trong
máy, ly tên tùy theo mch mun thiết kế. Sau đó có mt bước quan trng là copy file code Verilog(đã biên son bng
Notepad++ hoc bt k mt trình editor nào có h tr ngôn ng Verilog) vào trong folder này.
Trong 2 ô tiếp theo, Quartus yêu cu bn đánh vào tên ca Project mi, chú ý ly tên ca project trùng vi tên ca module
mà bn đã biên son trong Verilog.
Ví d katsu s dng code ca bài thiết kế cho Led 7 đon để hin th các s t 0-9 sau:
/***********************************************************
* Author: Hoang Minh Vu Class: 06ECE
* Module: led7seg
* Description:
***********************************************************/
module led7seg ( SW, Led_Out);
input [3:0] SW;
output [0:6] Led_Out;
//reg [6:0] Led_Out;
// the function of output
assign Led_Out[0] = (!SW[3])&&(!SW[2])&& (!SW[1]) && (SW[0])
|| (!SW[3])&& SW[2]&&(!SW[1])&&(!SW[0]);
assign Led_Out[1] = (!SW[3])&& SW[2] && (!SW[1]) && SW[0]
|| (!SW[3]) && SW[2] && SW[1] && (!SW[0]);
assign Led_Out[2] =(!SW[3]) && (!SW[2]) && SW[1] && (!SW[0]);
assign Led_Out[3] =(!SW[3])&&(!SW[2])&& (!SW[1]) && (SW[0])
|| (!SW[3])&& SW[2]&&(!SW[1])&&(!SW[0])
|| (!SW[3])&& SW[2] && SW[1] && SW[0];
endmodule
module led7seg_tb;
parameter DELAY = 10; // constant value
.....
Vì tên ca module thc thi là led7seg nên trong 2 ô dưới ca ca s Project Wizard, katsu cũng s đánh vào là led7seg.
5. Sau khi nhn Next, Quartus s đòi bn thêm file code cho Project. Bn chn đường dn ti file code Verilog nm trong
folder project mà bn mi to trên. Sau đó nhn Add. ô ngay dưới đó, bn s thy file code ca bn (ging như trong
hình là file led7seg.v, loi file là Verilog HDL file).