Mạng xã hội chia sẻ tài liệu
Danh mục
Giáo dục phổ thông
Tài liệu chuyên môn
Bộ tài liệu cao cấp
Văn bản – Biểu mẫu
Luận Văn - Báo Cáo
Trắc nghiệm Online
Trang chủ
Công Nghệ Thông Tin
Kỹ thuật máy tính
Bài giảng FPGA và lập trình HDL
Thiết kế mạch số dùng HDL-Thiết kế luận lý với Verilog
Giới thiệu về HDLs và verilog. Mô hình cấu trúc chomạch luận lý tổ hợp Mô phỏng luận lý, kiểm chứng thiết kế và phương pháp luận kiểm tra. Thời gian trễ truyền lan. Mô hình bảng sự thật chomạch luận lý tổ hợp và tuần tự với Verilog.HDLs (Hardware Description Languages) Không là một ngôn ngữ lập trình. Tựa C. Thêm những chức năng mô hình hóa, mô phỏng chức năng. Verilog vs. VHDL. • Các bước thiết kế bằng HDL, Mô tả mạch từ khóa, Biên dịch để kiểm tra cú pháp (syntax), Mô phỏng để kiểm tra chức năng của mạch,...
21 trang
639 lượt xem
57 lượt tải
Thiết kế mạch số dùng HDL-Chương 1: Phương pháp luận thiết kế vi mạch số
Thiết kế cổ điển (classical design methods) Dựa trên giản đồ (schematic) Paper & pencil • Thiết kế bằng ngôn ngữ (computer-based languages methods) Nhanh chóng Mạch tích hợp hàng triệu cổng Được sử dụng rộng rãi thiết kế các mạch phức tạp và kích thước lớn
24 trang
267 lượt xem
45 lượt tải
Thiết kế mạch số dùng HDL-Chương 2: Thiết kế mạch luận lý tổ hợp
On_Set của một hàm Boole là tập hợp các đỉnh hàm eerin mà tại đó khẳng định (đúng) On_Set = {x:x Bn and f(x) = 1} Off của hàm Engin • Off_Set một Boole là tập hợp các đỉnh mà tại đó hàm không khẳng định (sai) ter E Off_Set = {x:x Bn and f(x) = 0} • Don’t_care_Set là tập hợp các đỉnh mà tại đó không quan tâm đến giá trị hàm
64 trang
172 lượt xem
22 lượt tải
Thiết kế mạch số dùng HDL-Chương số 2 : Thiết kế mạch luận lý tổ hợp
Đại số Boole gồm một tập giá trị B = {0, 1} và hai phép toán “+” và “” •Mỗi biến Boole nhận một trong hai giá trị 0 hoặc 1 •Mỗi biến Boole acó phần bù kí hiệu a’ •Một không gian nhiều chiều được bao phủ bởi một tập hợp nbiến Boole được biểu diễn bằng Bn •Mỗi điểm trong không gian Bnđược gọi là đỉnh và được biểu diễn bởi một vector nhị phân nchiều
45 trang
176 lượt xem
17 lượt tải
Thiết kế mạch số dùng HDL-Chương 3: Thiết kế mạch luậnlý tuần tự
Các phần tử lưu trữ Fli Fl ering • Flip-Flop. • Bus và các thiết bị ba trạng thái ginee. Thiết kế máy tuần tự Đồ thị trạng thái State Eng biến đổi (State- Transaction Graph). Bộ h ể ã ối tiế h iệ t ề dữ uter chuyển mã nối tiếp cho việc truyền liệu (Serial-line code converter) omp Rút gọn trạng và các trạng thái tương đương Co Advanced Digital Design with the Verilog HDL - ©2009, Pham Quoc Cuong 2 chapter 3 g...
41 trang
254 lượt xem
33 lượt tải
Thiết kế mạch số dùng HDL-Chương 5 Thiết kế luận lý bằng mô hình hành vi
Cấu trúc (Structural)chỉ ra cấu trúc phần cứng thật sự của mạch Mức trừu tượng thấp. •Các cổng cơ bản (ví dụ and, or, not). •Cấu trúc phân cấp thông qua các module. Tương tự lập trình hợp ngữ. •Hành vi (Behavioral)chỉ ra hoạt động của mạch trên các bit Mức trừu tượng cao hơn. •Biểu diễn bằng các biểu thức (ví dụ out = (a & b) | c) •Không phải tất cả các đặc tả hành vi đều tổng hợp được Không sử dụng: + -* / % = ...
61 trang
243 lượt xem
31 lượt tải
Thiết kế mạch số dùng HDL-Chương 6 Tổng hợp mạch luận lý tổ hợp và tuần tự
Các bước thiết kế ASIC, Các khái niệm cơ bản, sử dụng bìa Karnaugh để thiết kế bằng tay, Dùng Verilog-HDL để thiết kế mạch số bằng mô hình cấu trúc và mô hình hành vi, Dùng những mô hình Verilog khả tổng hợp là cốt lỗi của phương pháp thiết kế tự động,Cácmứctrừutượng Architectural. Quanhệvàora. Logical. Tập hợp các biến và các biểu thức boolean •Physical.
91 trang
272 lượt xem
38 lượt tải
Bài giảng Thiết kế mạch số dùng HDL - Chương 1: Phương pháp luận thiết kế vi mạch số
Bài giảng Thiết kế mạch số dùng HDL - Chương 1: Phương pháp luận thiết kế vi mạch số có nội dung trình bày về phương pháp luận thiết kế; thiết kế cổ điển (classical design methods); thiết kế bằng ngôn ngữ (computer-based languages methods); tham số công nghệ vi mạch;... Mời các bạn cùng tham khảo!
24 trang
127 lượt xem
2 lượt tải
Bài giảng Thiết kế mạch số dùng HDL - Chương 2: Thiết kế mạch luận lý tổ hợp
Bài giảng Thiết kế mạch số dùng HDL - Chương 2: Thiết kế mạch luận lý tổ hợp có nội dung trình bày về luận lý tổ hợp và đại số Boole; qui tắc tối giản đại số Boole; biểu diễn mạch luận lý tổ hợp; đơn giản hóa biểu thức Boole; Glitch và Hazard; các khối cơ bản cho thiết kế luận lý;... Mời các bạn cùng tham khảo!
45 trang
97 lượt xem
2 lượt tải
Bài giảng Thiết kế mạch số dùng HDL - Chương 3: Thiết kế mạch luận lý tuần tự
Bài giảng Thiết kế mạch số dùng HDL - Chương 3: Thiết kế mạch luận lý tuần tự có nội dung trình bày về các phần tử lưu trữ; flip - flop; bus và các thiết bị ba trạng thái; thiết kế máy tuần tự; đồ thị biến đổi trạng thái (State - Transaction Graph); bộ chuyển mã nối tiếp cho việc truyền dữ liệu (Serial-line code converter); rút gọn trạng thái và các trạng thái tương đương;... Mời các bạn cùng tham khảo!
41 trang
102 lượt xem
2 lượt tải
Bài giảng Thiết kế mạch số dùng HDL - Chương 4: Thiết kế luận lý với Verilog
Bài giảng Thiết kế mạch số dùng HDL - Chương 4: Thiết kế luận lý với Verilog có nội dung trình bày giới thiệu về HDLs và verilog; mô hình cấu trúc cho mạch luận lý tổ hợp; Mô phỏng luận lý, kiểm chứng thiết kế và phương pháp luận kiểm tra; thời gian trễ truyền lan;... Mời các bạn cùng tham khảo!
39 trang
361 lượt xem
4 lượt tải
Bài giảng Thiết kế mạch số dùng HDL - Chương 6: Tổng hợp mạch luận lý tổ hợp và tuần tự
Bài giảng Thiết kế mạch số dùng HDL - Chương 6: Tổng hợp mạch luận lý tổ hợp và tuần tự có nội dung trình bày về giới thiệu về quá trình tổng hợp (synthesis); tổng hợp mạch luận lý tổ hợp; tổng hợp mạch luận lý tuần tự; tổng hợp máy trạng thái tường minh (Explicit State Machine); mạch luận lý đồng bộ; mã hóa trạng thái (State Encoding);... Mời các bạn cùng tham khảo!
91 trang
160 lượt xem
4 lượt tải
Bài giảng Thiết kế mạch số dùng HDL - Chương 9: Giải thuật và kiến trúc cho các bộ xử lý số
Bài giảng Thiết kế mạch số dùng HDL - Chương 9: Giải thuật và kiến trúc cho các bộ xử lý số có nội dung trình bày về giải thuật, chương trình lặp lồng nhau (NestedLoop) và đồ thị dòng dữ liệu (Data Flow Graph); bộ lọc số và bộ xử lý tín hiệu số; khối cơ bản cho các bộ xử lý tín hiệu; kiến trúc pipeline; bộ đệm vòng; FIFO và sự đồng bộ hóa giữa các mạch đồng bộ;... Mời các bạn cùng tham khảo!
46 trang
141 lượt xem
2 lượt tải
VHDL for Efficient Testbenches
Various efficient VHDL behavioural modelling language constructs are available to generate stimulus to test a VHDL model, e.g., • for loop • defining stimulus array & indexing the array to apply stimulus • reading stimulus data directly from a file Messages can also be added to testbench Remember that this type of testbench / behavioural VHDL code is not intended for logic synthesis, and normally cannot be synthesised ! Refer to muxAndDecEx1 lab files muxAndDecEx1_TB.vhd for these examples of testbench coding...
18 trang
111 lượt xem
13 lượt tải
Chủ đề liên quan
FPGA và lập trình HDL
Bài giảng FPGA và lập trình HDL
14
Bài tập FPGA và lập trình HDL
1
Tài liệu FPGA và lập trình HDL
5