» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Giáo trình CẤU KIỆN ĐIỆN TỬ - Chương 2

Chia sẻ: Doc Tai | Ngày: | Loại File: PDF | Số trang:20

0

Báo xấu

199
lượt xem 70
download

Giáo trình CẤU KIỆN ĐIỆN TỬ - Chương 2

Mô tả tài liệu

Download Vui lòng tải xuống để xem tài liệu đầy đủ

CHƯƠNG 2: TIẾP GIÁP PN - DIODE BÁN DẪN Trước tiên, nội dung của chương 2 sẽ giới thiệu về tiếp giáp pn. Tiếp giáp pn là phần tử chính của các cấu kiện bán dẫn và nếu chỉ xét một tiếp giáp pn thì được gọi là diode tiếp giáp, một cấu kiện rất quan trọng trong điện tử. Tuy nhiên, có lẽ đáng kể hơn, tiếp giáp pn hiện nay có thể vẫn là phần cơ bản của hầu hết các dụng cụ bán dẫn khác nhau và cả các mạch vi điện tử, nên cần phải hiểu về tiếp...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình CẤU KIỆN ĐIỆN TỬ - Chương 2

CẤU KIỆN ĐIỆN TỬ 15 TIẾP GIÁP PN - DIODE BÁN DẪN CHƯƠNG 2: Trước tiên, nội dung của chương 2 sẽ giới thiệu về tiếp giáp pn. Tiếp giáp pn là phần tử chính của các cấu kiện bán dẫn và nếu chỉ xét một tiếp giáp pn thì được gọi là diode tiếp giáp, một cấu kiện rất quan trọng trong điện tử. Tuy nhiên, có lẽ đáng kể hơn, tiếp giáp pn hiện nay có thể vẫn là phần cơ bản của hầu hết các dụng cụ bán dẫn khác nhau và cả các mạch vi điện tử, nên cần phải hiểu về tiếp giáp pn trước khi khảo sát các cấu kiện bán dẫn khác ở các chương tiếp theo. Cấu kiện điện tử đơn giản nhất được gọi là diode. Diode bán dẫn được kết hợp bằng hai vật liệu khác loại được gắn kết với nhau theo kiểu sao cho điện tích dễ dàng chảy theo một chiều nhưng sẽ bị ngăn cản theo chiều ngược lại. Diode đã được phát minh bởi Henry Dunwoody vào năm 1906 khi ông đặt một mẫu carborundum vào giữa hai vòng kẹp bằng đồng vào lò điện. Sau đó một vài năm, Greeleaf Pickard đã phát minh bộ tách sóng vô tuyến tinh. Các nghiên cứu khác nhau được diễn ra trong khoảng thời gian từ 1906 đến 1940 đã cho thấy rằng silicon và germanium là những loại vật liệu rất tốt dùng để chế tạo các diode bán dẫn. Nhiều vấn đề khó khăn đã được khắc phục về cấu trúc và công nghệ chế tạo các diode. Cho đến những năm giữa thập niên 1950, các nhà chế tạo đã giải quyết được vấn đề khó khăn nhất. Trong thời kỳ bùng nổ về công nghệ những năm cuối thập niên1950 và đầu thập niên 1960, công nghệ bán dẫn đã đạt được thành tựu lớn đáng chú ý, do nhu cầu phải có các cấu kiện điện tử trọng lượng nhẹ, kích thước nhỏ, và tiêu thụ mức nguồn thấp dùng cho việc phát triển tên lửa liên lục địa và các tàu vũ trụ. Nhiệm vụ quan trọng đã được đặt ra trong việc chế tạo các cấu kiện bán dẫn để có thể nhận được độ tin cậy cao trong các ứng dụng mà trong đó không thể thực hiện việc bảo dưỡng. Kết quả là đã phát triển cấu kiện bán dẫn rẽ hơn và độ tin cậy cao hơn so với các đèn chân không. Nội dung cơ bản của chương sẽ giới thiệu nguyên lý hoạt động và các ứng dụng của diode bán dẫn, loại cấu kiện hai điện cực, kích thước nhỏ, không tuyến tính (nghĩa là khi áp đặt tổng hai mức điện áp sẽ tạo ra mức dòng điện không bằng tổng của hai mức dòng riêng tạo thành). Diode hoạt động tùy thuộc vào cực tính của điện áp đặt vào. Đặc tuyến không tuyến tính của diode là lý do diode có trong nhiều mạch điện tử ứng dụng. Tiếp theo sẽ phân tích và khảo sát mạch tương đương của diode tiếp giáp silicon, giải thích một số ứng dụng quan trọng của diode. Diode zener cũng được giới thiệu và khảo sát việc sử dụng diode zener để điều hòa điện áp, cũng như cách thiết kế mạch diode zener. Giới thiệu một số loại diode chuyên dụng khác như diode Schottky, diode biến dung, diode phát quang [light-emitting diode LED], và photodiode. 2.1 TIẾP GIÁP PN Ở TRẠNG THÁI CÂN BẰNG. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 16 Ở chương 1, cả hai loại vật liệu bán dẫn tạp n và p đã được xem xét. Tiếp giáp pn hay diode tiếp giáp được tạo thành bằng cách ghép nối đơn giản hai loại vật liệu bán dẫn tạp dạng n và p với nhau (cấu trúc dựa trên cùng một loại bán dẫn Si hoặc Ge), như mô tả ở hình 2.1a. Trong thực tế, diode có thể được chế tạo bằng cách: Trước tiên, người ta lấy một mẫu bán dẫn tạp dạng n có nồng độ pha tạp ND và tiến hành biến đổi chọn lọc một phần mẫu n thành vật liệu bán dẫn p nhờ bổ sung các tạp chất acceptor có nồng độ NA > ND. Vùng bán dẫn tạp dạng p được gọi là anode còn vùng n được gọi là cathode của diode. Ký hiệu mạch của diode như ở hình 2.1c. Tiếp giáp pn là bộ phận cơ bản của tất cả các cấu kiện bán dẫn và các vi mạch điện tử (IC). Để đơn giản, với giả thiết không có các thế hiệu ngoài đặt vào mẫu tinh thể, và mật độ hạt tải điện chỉ phụ thuộc vào phương x, ta có thể xét một diode tiếp giáp pn, tương tự như hình 2.1, ở vùng vật liệu bán dẫn tạp dạng - p có NA = 1017 (nguyên tử /cm3) và ND = 1016 (nguyên tử/cm3) ở vùng vật liệu n. Như vậy, các nồng độ điện tử và lỗ trống ở hai phía của tiếp giáp sẽ là: Vùng bán dẫn tạp p có pp = 1017 (lỗ trống/cm3) và np ≈ 103 (điện tử/cm3) Vùng bán dẫn tạp n có pn ≈ 104 (lỗ trống/cm3) và nn = 1016 (điện tử/cm3) Với các nồng độ pha tạp trên, ta có thể vẽ giản đồ biểu diễn nồng độ theo thang loga như hình 2.2a, ở phía bán dẫn p của tiếp giáp có nồng độ lỗ trống rất lớn, ngược lại ở phía bán dẫn n có nồng độ lỗ trống nhỏ hơn rất nhiều. Cũng vậy, nồng độ điện tử rất lớn ở phía bán dẫn n và nồng độ điện tử rất nhỏ ở phía bán dẫn p. Do có sự chênh lệch về nồng độ ở hai phía của tiếp giáp nên sẽ có sự khuyếch tán xảy ra qua tiếp giáp pn. Các lỗ trống sẽ khuyếch tán từ vùng có nồng độ cao ở phía bán dẫn p sang vùng có nồng độ thấp ở phía bán dẫn n, còn các điện tử sẽ khuyếch tán từ phía bán dẫn n sang phía bán dẫn p như ở hình 2.2b, và c. Từ phương trình (1.17), mật độ dòng khuyếch tán của điện tử và lỗ trống có thêm chỉ số 0 ở nồng độ điện tử và lỗ trống để chỉ rõ là xét ở trạng thái cân bằng: dn J n n = qD n 0 kh.taï dx (2.1) dp0 kh.taïn = −qD n Jp dx BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 17 Thông thường, nếu quá trình khuyếch tán là liên tục và không suy giảm, thì sẽ dẫn đến sự đồng nhất về nồng độ của các điện tử và lỗ trống trong toàn bộ vùng bán dẫn và sẽ không tồn tại tiếp giáp pn. Nhưng do sự khuyếch tán của các hạt mang điện tích, mà hình thành hai vùng điện tích trái dấu bởi các ion, nên có một quá trình bù trừ khác được thiết lập để cân bằng với dòng khuyếch tán, đó là dòng trôi, phát sinh từ vùng lân cận lớp tiếp giáp như mô tả ở hình 2.3. Khi các lỗ trống di chuyển ra khỏi vùng vật liệu bán dẫn p sẽ để lại các ion của nguyên tử acceptor mang điện tích âm, không di chuyển. Tương tự, các điện tử khi di chuyển ra khỏi vùng vật liệu bán dẫn n sẽ để lại các nguyên tử donor đã bị ion hóa không di chuyển, mang điện tích dương, nghĩa là ngay lập tức sẽ hình thành một vùng điện tích trái dấu hay một lớp mõng các ion không trung hoà, xung quanh tiếp giáp, vì rất ít các hạt tải điện tự do trong vùng này, nên được gọi là vùng điện tích không gian [SCR] hay gọi đơn giản là vùng nghèo. Hình 2.4a, cho thấy sự phân bố điện tích ở tiếp giáp. Mật độ điện tích trong vùng điện tích không gian sẽ bằng tích của nồng độ tạp chất và điện tích của mỗi ion. Sự trung hoà về điện tích ở hai phía tiếp giáp pn đòi hỏi diện tích của hai hình chữ nhật phải bằng nhau. Với các mức pha tạp đã cho ở trên, do acceptor có mật độ cao hơn, nên lớp điện tích không gian âm mõng hơn so với vùng điện tích không gian dương. Theo lý thuyết trường điện từ, từ sự phân bố điện tích không gian, Q (C/cm3), ta có thể suy ra sự phân bố điện trường (V/cm) qua định luật Gauss theo một hướng: ∂E Q = (2.2) ∂x ε s trong đó: Q là mật độ điện tích không gian, và ε s = 11,8ε o là hằng số điện môi của chất bán dẫn, với ε o = 8,85 × 10 −14 F/cm là hằng số điện môi của không khí. Tại vùng trung hoà hay tựa trung hoà [QNR] về điện tích ở phía bán dẫn p, điện trường bằng 0 khi x = − x p , nên tính tích phân phương trình (2.2) theo vùng điện tích không gian có mật độ điện tích Q = −qN A : x − qN A Q ∫ E= dx = (x + x p ) − x p < x < 0. (2.3) εs εs −x p Ở phía bán dẫn n, điện trường E phải bằng 0 tại điểm bắt đầu của vùng trung hoà: x = x n BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 18 x qN D qN D ∫ E= dx = (x − x n ) 0 < x < xn. (2.4) εs εs xn Từ (2.3) & (2.4) ta thấy rằng, cường độ điện trường tại điểm tiếp giáp (x = 0) phải có giá trị lớn nhất nên được vẽ như ở hình 2.4b,. Điện trường phải liên tục tại x = 0, nên ta có: N Ax p = N Dx n (2.5) Phương trình (2.5) chứng tỏ rằng, vùng điện tích không gian sẽ mở rộng về phía có mức pha tạp loãng hơn. Điện trường được hình thành do vùng điện tích không gian sẽ "quét" các hạt tải điện ra khỏi vùng điện tích không gian, kết quả là có một dòng trôi của điện tử và lỗ trống, từ phương trình (1.12) và (1.13): J nräi = qn0 µ n E ; J präi = qp0 µ p E (2.6) t t Ngoài ra, tại x = 0, điện trường E có giá trị âm (điện trường E ngược chiều với chiều tăng của x), nên dòng trôi của các điện tử có chiều từ phía bán dẫn p sang phía bán dẫn n (tức là dòng các hạt tải điện thiểu số), nhưng dòng khuyếch tán của các điện tử là từ phía bán dẫn n sang phía bán dẫn p (dòng các hạt tải điện đa số), do vậy, trong một tiếp giáp pn, có hai thành phần dòng là mật độ dòng điện tử khuyếch tán và trôi luôn luôn ngược chiều nhau. Có thể xét tương tự đối với dòng khuyếch tán và trôi của các lỗ trống. Ở trạng thái cân bằng (tức trạng thái không có điện thế ngoài đặt vào tiếp giáp, để không có dòng chảy thực qua tiếp giáp), dòng khuyếch tán sẽ cân bằng với dòng trôi. Điều này có nghĩa là độ rộng của lớp điện tích không gian sẽ ổn định tại một giá trị nào đó mà mỗi điện tử khuyếch tán đến vùng bán dẫn p dưới ảnh hưởng của gradient nồng độ cao của điện tử sẽ được cân bằng bởi một điện tử đi vào vùng điện tích không gian từ vùng p được quét bởi điện trường sang phía bán dẫn n, tức là: dn J n = J n n + J n = qD n 0 + qn0µ n E = 0 kh.taï träi (2.7) dx Có thể lập luận tương tự áp dụng cho các lỗ trống để có Jp. Trong phạm vi vùng điện tích không gian, một số lượng lớn các hạt tải dưới dạng chuyển động. Sự phân bố hạt tải là dòng khuyếch tán cao sẽ triệt tiêu ngay dòng trôi cao được tạo ra bởi điện trường thiết lập tại thời điểm cân bằng. Sự cân bằng của các dòng trôi và khuyếch tán có thể bị xáo trộn khi áp đặt điện thế ngoài vào tiếp giáp.Thực tế cho thấy rằng các trạng thái năng lượng của dãi dẫn (và dãi hoá trị) có giá trị cao hơn ở vật liệu bán dẫn p so với các trạng thái năng lượng ở vật liệu bán dẫn n. Năng lượng trung bình của các điện tử tự do ở vùng p là gần với dãi hoá trị hơn do các trạng thái acceptor, ngược lại ở vật liệu bán dẫn n năng lượng trung bình của các điện tử tự do là gần với dãi dẫn hơn do có nhiều điện tử ở các trạng thái donor. Tuy nhiên, để có sự cân bằng khi tiếp xúc hai vùng, thì năng lượng trung bình của điện tử phải đồng nhất, nói cách khác xuất hiện sự chuyển tiếp năng lượng. Các mức năng lượng cao hơn của dãi dẫn và dãi hoá trị ở phía bán dẫn p của tiếp giáp tương ứng với một thế hiệu tiếp xúc [contact potential] φ B , tồn tại ngang qua vùng nghèo. Về bản chất, thế tiếp xúc tương ứng với rào thế mà một điện tử phải vượt qua để khuyếch tán ngang qua tiếp giáp. Sự biến đổi thế hiệu ngang qua vùng điện tích không gian có thể tính bằng cách lấy tích phân điện trường, V = − ∫ Edx . Dựa vào hình 2.4c. Sử dụng giá trị điện trường ở các phương trình (2.3) và (2.4), ta có: xn x 0 N Dq n Nq q V = − ∫ Edx = A ∫ ( x + x p ) dx + ε s ∫ (x n − x ) dx = 2εs ( N A x p + N D x n ) 2 2 (2.8) εs −x p −x p 0 Ở trạng thái cân bằng, đây chính là thế tiếp xúc φ B [Built-in potential] (hay còn gọi là φ j ). BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 19 Trong thực tế, để xác định giá trị của φ B ở trạng thái cân bằng, dòng trôi sẽ bằng về độ lớn nhưng ngược chiều với dòng khuyếch tán. Từ phương trình (2.7), ta có thể cân bằng các thành phần dòng điện tử: dn qD n 0 = −qn0µ n E (2.9) dx trong đó: n0 là nồng độ của điện tử trong vùng điện tích không gian ở điều kiện cân bằng. Kết hợp với hệ thức Einstein (phương trình 1.19), ta có: dn VT 0 = − Edx (2.10) n0 Lấy tích phân ngang qua vùng điện tích không gian, ta có: n no xn dn0 ∫ ∫ − Edx = (2.11) VT n0 −x p n po trong đó: nno là nồng độ điện tử ở điều kiện cân bằng ở phía bán dẫn n, và npo là nồng độ điện tử cân bằng ở phía bán dẫn p. Số hạng tích phân phía trái chính là thế tiếp xúc φ B , vậy ta có: n φ B = VT ln no (2.12) npo Vì n no = N D vaì n po = ni2 / N A , nên phương trình (2.12), có thể được viết như sau: NN φ B = VT ln D A (2.13) ni2 Vậy thế tiếp xúc chỉ liên quan với các mức pha tạp và nhiệt độ của tiếp giáp (vì ni phụ thuộc nhiều vào nhiệt độ). Tóm lại, thế tiếp xúc là rào thế tiếp xúc cần thiết để duy trì trạng thái cân bằng của tiếp giáp pn. Ta không thể đo được thế tiếp xúc bằng một voltmeter, nhưng vẫn có sự thiết lập các mức thế tiếp xúc khi chế tạo tiếp giáp bán dẫn. Bằng cách kết hợp các phương trình (2.6) và (2.8), ta có thể xác định độ rộng của các lớp điện tích không gian: 1/2 ⎡ ⎤ 1/2 ⎡ ⎤ ⎢ ⎥ ⎢ ⎥ ⎢ 2ε s φ B ⎥ ⎢ ⎥ 2ε s φ B và (2.14) x n0 = ⎢ ⎥ x p0 = ⎢ ⎥ ⎢⎛ 2⎞ ⎛ ⎞⎥ ND ⎟⎥ 2 ⎢⎜ ⎜ NA ⎟ ⎢ q⎜ N D + N ⎟ ⎥ ⎢ q⎜ N A + N ⎟⎥ ⎢⎝ A ⎠⎥ ⎢⎝ ⎠⎥ ⎣ ⎦ ⎣ ⎦ D Tổng độ rộng vùng điện tích không gian của tiếp giáp pn ở trạng thái cân bằng: 1/2 ⎡ 2ε φ ( N + N D ) ⎤ (2.15) xd0 = x n0 + x p0 = ⎢ s B A ⎥ ⎣ ⎦ qN A N D Điện trường tại tâm tiếp giáp pn ở trạng thái cân bằng: 1/2 ⎡ 2qφ B N A N D ⎤ E0 = ⎢ (2.16) ⎥ ⎣ εs ( N A + N D ) ⎦ Ví dụ 2.1: Một tiếp giáp pn được chế tạo bằng cách pha tạp vào mẫu tinh thể Si có: N A = 1017 nguyãn tæí acceptor/cm 3 vaì N D = 1016 nguyãn tæí donor/cm 3 , tại nhiệt độ T = 300K. Tính thế tiếp xúc của tiếp giáp và độ dày của lớp điện tích không gian xp và xn. Giải: ε o = 8,85 × 10−14 F/cm; ni = 6,76 × 109 ≈ 1010 âiãûn tæí /cm 3 . Suy ra: ε S = 11,8 × ε o = (11,8)(8,85 × 10−14 ) = 1,04 × 10−12 F/cm Tại 300oK, ta có VT = kT/q ≅ 0,025V . Vì vậy từ phương trình (2.13), ⎛ NAND ⎞ ⎛ (1017 /cm 3 ) (1016 /cm 3 ) ⎞ φB = VT ln ⎜ ⎟ = (0,025 V) ln ⎜ ⎟ = 0,748 V . ⎜ ⎟ ⎜ ⎟ 2 (10 20 /cm 3 ) ⎝ ⎠ ⎝ ni ⎠ Thay giá trị của thế tiếp xúc vào phương trình (2.14), BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 20 1/2 ⎡ 2(1,04 × 10 −12 )(0,748V) ⎤ = 0 ,0297 × 10 − 3 cm xp = ⎢ (1,6 × 10 −19 )(1016 + 1015 ) ⎥ ⎣ ⎦ N xn = xp A = 0,297 × 10− 3 cm ND Từ phương trình (2.14), có thể có ba loại tiếp giáp pn được chế tạo theo kiểu pha tạp khác nhau, với mật độ điện tích biểu diễn như ở hình 2.5: - Tiếp giáp đối xứng: N A = N D ⇒ x p0 = x n0 . - Tiếp giáp bất đối xứng: N A > N D ⇒ x p0 < x n0 . + - Tiếp giáp bất đối xứng lớn, tức là tiếp giáp p n: 1/2 ⎡ 2ε φ ⎤ 1 N A >> N D ⇒ x p0
CẤU KIỆN ĐIỆN TỬ 21 2.2 TIẾP GIÁP PN Ở TRẠNG THÁI PHÂN CỰC. Trong các mạch điện tử, phân cực là đặt cưỡng bức nguồn một chiều (dc) lên cấu kiện bán dẫn bằng nguồn ngoài (VD). Nếu nguồn điện áp với đầu dương của nguồn nối về phía anode và đầu âm nối về phía cathode của diode thì gọi là phân cực thuận, (tức VD > 0), nếu đảo ngược nguồn áp thì gọi là phân cực nghịch (VD < 0). Hình 2.7, cho thấy mạch của diode tiếp giáp pn khi được phân cực thuận. Với sụt áp ở các vùng trung hoà và tiếp giáp kim loại bán dẫn không đáng kể, điện áp VD sẽ tạo ra điện trường chủ yếu đặt vào vùng điện tích không gian có chiều ngược lại với điện trường tiếp xúc nếu được phân cực thuận, nên sẽ làm suy giảm điện trường tiếp xúc một cách hiệu quả. Điện thế tiếp xúc sẽ giảm xuống (hình 2.8). Tương tự đối với trường hợp phân cực ngược hiệu thế tiếp xúc sẽ tăng lên. Vậy chênh lệch thế hiệu qua tiếp giáp (còn gọi là rào thế [potential "barrier"]) sẽ là: - Ở trạng thái cân bằng là: φ B - Ở trạng thái phân cực thuận: φ B − VD < φ B - Ở trạng thái phân cực ngược: φ B − VD > φ B (vç VD < 0) Các đặc trưng tĩnh điện của vùng nghèo của tiếp giáp pn ở trạng thái phân cực có thể mô tả như ở hình 2.9. Khi phân cực thuận: thế tiếp xúc giảm, tức E giảm nên sẽ làm cho độ rộng vùng nghèo xd hẹp lại. Khi phân cực ngược: thế tiếp xúc tăng lên, tức E tăng nên sẽ làm cho độ rộng vùng nghèo xd tăng lên. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 22 Hai vùng điện tích của vùng nghèo bị điều biến để điều chỉnh thế hiệu đặt trên tiếp giáp. Vì vậy, các đặc trưng tĩnh điện của vùng nghèo khi phân cực tương tự như các đặc trưng tĩnh điện của vùng nghèo ở trạng thái cân bằng nếu thay thế φ B bằng φ B − VD . Suy ra: 1/2 1/2 ⎡ 2ε (φ − V ) N ⎤ ⎡ 2ε (φ − V ) N ⎤ x n (VD ) = ⎢ s B D A ⎥ x p (VD ) = ⎢ s B D D ⎥ (2.20) ⎣ q( N A + N D) N D ⎦ ⎣ q( N A + N D) N A ⎦ 1/2 ⎡ 2ε (φ − V )( N A + N D ) ⎤ xd (VD ) = ⎢ s B D (2.21) ⎥ ⎣ ⎦ qN A N D 1/2 ⎡ 2q(φ B − VD ) N A N D ⎤ E (VD ) = ⎢ (2.22) ⎥ ⎣ ε s ( N A + N D) ⎦ Hoặc có thể viết dưới dạng: V V x n (VD ) = x n0 1 − D x p (VD ) = x p0 1 − D (2.23) φB φB V xd (VD ) = xd0 1 − D (2.24) φB BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 23 V E (VD ) = E0 1 − D (2.25) φB trong đó: x n0 ; x p0 ; xd0 ;& E0 là các đại lượng tương ứng ở trạng thái cân bằng. Ở tiếp giáp pn bất đối xứng lớn, nghĩa là được pha tạp với nồng độ ở hai phía tiếp giáp lớn, ví dụ NA >> ND, xấp xỉ các biểu thức của độ rộng vùng nghèo phía bán dẫn n, xn; độ rộng vùng nghèo phía bán dẫn p tức xp, độ rộng vùng nghèo tổng xd, điện trường E, và thế tiếp xúc φ B , ta thấy rằng tất cả các thay đổi xảy ra ở phía pha tạp thấp nhất (hình 2.10). 2.3 PHƯƠNG TRÌNH DIODE VÀ ĐẶC TUYẾN I - V CỦA DIODE. Như đã xét ở trên, bằng việc áp đặt điện áp phân cực cho tiếp giáp pn làm cho vùng nghèo sẽ rộng ra hay co hẹp lại, và cho dòng điện chỉnh lưu, ngoài ra cũng có sự lưu trữ điện tích của hạt tải điện. Đối với nồng độ hạt tải, ở trạng thái cân bằng nhiệt, có sự cân bằng động giữa dòng trôi và dòng khuyếch tán của điện tử và lỗ trống: J träi = J kh.taïn . Nếu xét nồng độ hạt tải điện trong tiếp giáp pn khi được phân cực ta thấy rằng: khi phân cực thuận (VD > 0) , rào thế tiếp giáp sẽ giảm, (φ B − VD ) ↓ , nên sẽ làm cho điện trường qua vùng nghèo giảm, ESCR ↓ , và dòng trôi giảm xuống, J träi ↓ . Sự cân bằng giữa hai thành phần dòng qua vùng nghèo đã bị phá vỡ, tức là: J träi < J kh.taïn , như mô tả ở hình 2.11. Dòng khuyếch tán thực chảy qua vùng nghèo làm cho các hạt tải điện "thiểu số" phóng thích vào hai vùng trung hoà, nên có sự vượt trội nồng độ hạt tải điện thiểu số ở hai vùng trung hoà. Vậy một lượng lớn hạt tải điện đa số khuyếch tán vào hai vùng trung hoà có thể tạo ra dòng điện lớn chảy qua tiếp giáp. Mặt khác, khi phân cực ngược (VD < 0) , rào thế tiếp giáp sẽ tăng, (φ B − VD ) ↑ , nên sẽ làm cho điện trường qua vùng nghèo tăng, ESCR ↑ , và dòng trôi tăng lên, J träi ↑ . Sự cân bằng giữa hai thành phần dòng qua vùng nghèo đã bị phá vỡ, tức là: J träi > J kh.taïn như ở hình 2.12. Dòng trôi thực chảy qua vùng nghèo làm cho các hạt tải điện thiểu số bị rút ra khỏi hai vùng trung hoà, nên có sự sụt giảm nồng độ hạt tải điện thiểu số trong hai vùng trung hoà. Có rất ít hạt tải điện thiểu số vào hai vùng trung hoà nên chi cho một dòng điện nhỏ. Do đó, khi phân cực thuận cho diode tiếp giáp pn thì các hạt tải điện thiểu số phóng thích sẽ khuyếch tán qua vùng trung hoà, tạo ra sự tái hợp tại bề mặt bán dẫn. Khi phân cực ngược, các BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 24 hạt tải điện thiểu số rút ra khỏi vùng nghèo, tạo ra sự tái sinh tại bề mặt và khuyếch tán qua vùng trung hoà.Vậy khi phân cực thuận sẽ có dòng điên lớn do khuyếch tán các hạt tải điện đa số; còn khi phân cực ngược sẽ có dòng trôi nhỏ do các hạt tải điện thiểu số như thể hiện ở hình 2.13. Để có độ lớn của dòng điện chảy qua diode, cần phải tính nồng độ các hạt tải điện thiểu số tại hai biên vùng nghèo là p(xn) và n(- xp), và tính dòng khuyếch tán của các hạt tải điện thiểu số trong mỗi vùng trung hoà là In và Ip, sau đó tính tổng dòng khuyếch tán của điện tử và lỗ trống, I = In + Ip . Từ quan hệ giữa thế hiệu và nồng độ hạt tải điện tại các điểm theo phương x, ta có tỷ số nồng độ điện tử và lỗ trống tại hai biên của vùng nghèo ở trạng thái phân cực, tức trạng thái tương ứng với J träi ≠ J kh. taïn : q[φ(x n ) - φ(− x p )] q(φ B − VD ) n(x n ) ≈ exp = exp n( − x p ) kT kT và tỷ số nồng độ lỗ trống tại hai biên vùng nghèo khi phân cực cho tiếp giáp: − q[φ(x n ) - φ(− x p )] − q(φ B − VD ) p(x n ) ≈ exp = exp p( − x p ) kT kT Nhưng nồng độ điện tử và lỗ trống ngay tại hai biên xấp xỉ bằng nồng độ pha tạp, được gọi là xấp xỉ phóng thích mức thấp: n(x n ) ≈ N D và p(−x p ) ≈ N A , nên ta có: q(VD − φ B ) n(−x p ) ≈ N D exp (2.29) kT q(VD − φ B ) p(x n ) ≈ N A exp và: (2.30) kT Với giá trị thế tiếp xúc là: kT N D N A φB = ln 2 q ni thay vào phương trình n(-x p ) và p(x n ) , sẽ nhận được nồng độ hạt tải điện thiểu số tại hai biên BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 25 của vùng nghèo là: 2 qV ni n( − x p ) ≈ exp D (2.31) NA kT 2 qV ni p(x n ) ≈ exp D và: (2.32) ND kT Vậy nồng độ hạt tải điện thiểu số khuyếch tán ngay tại hai biên của vùng nghèo tuỳ thuộc vào điện áp phân cực, tức là: - Ở trạng thái cân bằng (VD = 0) , ta có: 2 n2 ni n(− x p ) = ; p(x n ) = i NA ND như đã biết ở trên. - Ở trạng thái phân cực thuận (VD > 0) ; ngay tại giá trị rất nhỏ (VD = 0,1V) , tại nhiệt độ phòng: n2 n2 n(− x p ) >> i ; p(x n ) >> i NA ND Có một số lượng lớn các hạt tải điện được phóng thích: Vậy khi điện áp phân cực tăng lên sẽ cho nồng độ hạt tải điện phóng thích lớn, nên dòng thuận lớn. 2 n2 ni - Ở trạng thái phân cực ngược (VD < 0) , thì: n(− x p )
CẤU KIỆN ĐIỆN TỬ 26 2 n2 qV ni exp D − i np (−x p ) − np (−Wp ) N kT N A dn J n = qD n = qD n = qD n A Wp − x p Wp − x p dx 2 qV ni Dn Jn = q × (exp D − 1) (2.34) N A Wp − x p kT Tương tự, biểu diễn dòng lỗ trống trong vùng trung hoà ở phía bán dẫn - n như ở hình 2.15: Mật độ dòng lỗ trống: n2 Dp qV Jp = q i × (exp D − 1) (2.35) N D Wn − x n kT Tổng cả hai thành phần dòng điện tử và lỗ trống khuyếch tán trong vùng trung hoà sẽ là, 2⎛ 1 Dp ⎞ ⎟(exp qVD − 1) Dn 1 J = J n + J p = qn i ⎜ × + × (2.36) ⎜ N A Wp − x p N D Wn − x n ⎟ kT ⎝ ⎠ Dòng điện chảy qua tiếp giáp pn với tiết diện A sẽ là: 2⎛ 1 Dp ⎞ ⎟(exp qVD − 1) Dn 1 I D = qAn i ⎜ × + × (2.37) ⎜ N A Wp − x p N D Wn − x n ⎟ kT ⎝ ⎠ Dòng diode thường được viết dưới dạng phương trình diode: qV V I D = IS (exp D − 1) = IS (exp D − 1) (2.38) kT VT ⎛1 Dp ⎞ Dn 1 I S = qAni2 ⎜ ⎟ × + × trong đó: (2.39) ⎜N Wp − x p N D Wn − x n ⎟ ⎝A ⎠ gọi là dòng bão hoà ngược. Vậy khi tiếp giáp pn được phân cực thuận thì mức chênh lệch điện thế ngang qua vùng nghèo sẽ giảm xuống do điện áp phân cực VD, nên sẽ tạo ra sự phóng thích hạt tải điện thiểu số vào hai vùng trung hoà. Sự khuyếch tán hạt tải điện thiểu số vào sâu trong các vùng trung hoà và tái hợp tại bề mặt của vùng trung hoà. Do được cung cấp số lượng hạt tải điện lớn cho sự phóng thích nên sẽ tạo ra dòng điện lớn tỷ lệ theo mức hàm mũ điện áp đặt vào: qV I D ∝ exp D kT Khi tiếp giáp pn được phân cực ngược thì mức chênh lệch điện thế ngang qua vùng nghèo sẽ tăng lên do điện áp phân cực VD, nên sẽ tạo ra sự rút tỉa hạt tải điện thiểu số khỏi hai vùng trung hoà. Sự khuyếch tán hạt tải điện thiểu số vào sâu trong các vùng trung hoà và phát sinh tại bề mặt của vùng trung hoà. Do được cung cấp số lượng hạt tải điện rất ít cho sự rút tỉa nên sẽ tạo ra dòng điện có giá trị bão hoà nhỏ. Từ phương trình diode (2.37), ta nhận thấy rằng: - Dòng diode tỷ lệ với nồng độ hạt tải điện thiểu số vượt trội tại hai biên của vùng điện tích n2 n2 qV qV không gian: I D ∝ i (exp D − 1) . Ở chế độ phân cực thuận: I D ∝ i exp D , nhiều hơn N N kT kT hạt tải điện được phóng thích nên sẽ cho dòng điện lớn hơn chảy qua diode. Ở chế độ phân cực n2 ngược: I D ∝ − i , nồng độ hạt tải điện thiểu số bị suy giảm đến giá trị không đáng kể và dòng N điện sẽ bão hoà. - Dòng diode cũng tỷ lệ với độ khuyếch tán: I D ∝ D , nên với sự khuyếch tán nhanh hơn sẽ cho dòng điện lớn hơn. 1 - Dòng diode tỷ lệ nghịch với độ rộng vùng trung hoà I D ∝ , vậy hạt tải điện khuyếch WQNR tán qua vùng trung hoà ngắn hơn sẽ cho dòng diode lớn hơn. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 27 - Dòng diode cũng tỷ lệ với tiết diện của diode: I D ∝ A tức là diode có tiết diện lớn hơn sẽ cho dòng chảy qua diode lớn hơn. Chú ý rằng, tại x ≠ 0 , dòng tiếp giáp không phải hoàn toàn là dòng khuyếch tán, nhưng dòng tổng phải vẫn không đổi. Phương trình diode thường được hiệu chỉnh dưới dạng: V I D = I S (exp D − 1) (2.40) nVT trong đó, n là hệ số thực nghiệm, n = 1 đối với khi chỉ có dòng khuyếch tán. Nhưng khi có sự tái hợp rất lớn trong vùng nghèo (như trong silicon với các giá trị của VD thấp hơn 0,5 V), thì n có thể phải được tăng lên 2. Thực tế cũng thấy rằng n = 2 đối với phóng thích mức cao tức mật độ dòng cao. Tại các mức dòng diode vừa phải thì 1 < n < 2 . Đối với phần lớn các diode silicon, n trong khoảng từ 1,0 đến 1,1. Hình 2.16, là đặc tuyến I - V, theo phương trình diode. Bởi vì VT ≈ 26mV ở nhiệt độ phòng (300oK), dòng ID phụ thuộc giá trị VD dương trên 50mV theo dạng hàm mũ. Cũng vậy, đối với VD âm hơn - 50mV, dòng diode sẽ được bão hoà tại giá trị IS. Thang đo dòng diode âm đã được mỡ rộng để biểu diễn giá trị rất nhỏ của IS. Theo đặc tuyến I - V, cũng cần phải lưu ý rằng, trong thực tế phương trình diode sẽ trở nên không hợp lý tại giá trị VD âm đáng kể, khi đó dòng diode sẽ tăng mạnh do đánh thủng điện áp. 2.4 CÁC ĐẶC TÍNH CỦA DIODE BÁN DẪN. a) Điện trở động của diode Giữa nồng độ hạt tải điện và thế hiệu đặt vào có quan hệ theo hàm mũ, nên có thể viết biểu thức đơn theo sự phân bố nồng độ và tính toán cho cả hai trạng thái phân cực thuận và ngược. Biểu thức sẽ đúng với điều kiện điện áp không vượt quá mức điện áp đánh thủng. Quan hệ trong trường hợp tổng quát cần phải được thể hiện theo phương trình (2.41). ⎡ ⎛ qv ⎞ ⎤ iD = I S ⎢exp⎜ D ⎟ − 1⎥ (2.41) ⎣ ⎝ nkT ⎠ ⎦ trong đó, iD là dòng điện trong diode (ampere); vD là chênh lệch điện thế ngang qua diode (volt); với: VT = kT/q, suy ra: ⎡ ⎛v ⎞ ⎤ iD = I S ⎢exp⎜ D ⎟ − 1⎥ (2.42) ⎜ ⎟ ⎣ ⎝ nVT ⎠ ⎦ Nếu diode làm việc ở nhiệt độ phòng (khoảng 25oC) và chỉ ở chế độ phân cực thuận, thì số hạng đầu trong ngoặc sẽ vượt trội, nên dòng tính được gần đúng là, ⎛v ⎞ iD ≈ I Sexp⎜ D ⎟ (2.43) ⎜ nV ⎟ ⎝ T⎠ Phương trình có đặc tuyến theo hình 2.17. Như đã xét ở trên, mức dòng bảo hòa ngược IS tùy thuộc vào sự pha tạp, kích thước hình học của diode, và nhiệt độ. Hằng số thực nghiệm n có thể khác nhau tùy theo các mức dòng và áp và phụ thuộc vào sự khuyếch tán, độ trôi của điện tử, và sự tái hợp của hạt tải điện trong vùng nghèo. Hằng số n sẽ đạt bằng 2 khi số lượng tái hợp điện tử - lỗ trống trong vùng nghèo tăng lên. Nếu n =1, giá trị nVT là vào khoảng 25mV tại 25oC. Khi n = 2, thì nVT sẽ là khoảng 50mV. Để tính mức dòng và áp tại điểm làm việc Q, căn cứ vào độ dốc của đặc tuyến ở hình 2.17, thay đổi theo độ biến thiên của dòng tuân theo quan hệ hàm mũ. Có thể vi phân biểu thức của phương trình (2.42) để tính độ dốc tại mức dòng iD cố định bất kỳ. Độ dốc là độ dẫn điện tương đương của cấu kiện. diD I S [exp(vD /nVT )] = (2.44) dvD nVT BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 28 Từ phương trình diode cơ bản (2.42), ta có: ⎛v ⎞ i exp⎜ D ⎟ = D + 1 ⎜ nV ⎟ I ⎝ T⎠ S Thay vào phương trình độ dẫn điện (2.44), ta nhận được: diD iD + I S = (2.45) dvD nVT Điện trở động là nghịch đảo của độ dẫn điện (2.45), hay: nVT nV rd = ≈T (2.46) iD + I S iD vì IS
CẤU KIỆN ĐIỆN TỬ 29 nhiệt vượt quá mức cho phép. Đánh thủng do nhiệt đôi khi cũng được xem như điện áp đánh thủng diode (VBR). c) Dòng ngược của các loại diode khác nhau. Như đã nói ở trên, từ phương trình diode (2.38) ta thấy rằng: dòng bão hoà ngược phụ thuộc vào tiết diện của tiếp giáp, các hệ số khuyếch tán của hạt tải điện thiểu số, nồng độ của các hạt tải điện thiểu số ở điều kiện cân bằng, và độ dài của các vùng trung hoà hay quãng đường khuyếch tán của các hạt tải điện thiểu số, mà các thông số đó lại phụ thuộc vào nhiệt độ và các mức pha tạp. Do vậy, dòng bão hoà IS có thể có giá trị vào khoảng µA đối với các diode Germanium, và vào khoảng cỡ nA đối với các diode Silicon. Nhiều diode có dòng ngược biểu hiện tăng theo điện áp ngược không tuân theo phương trình diode, vì do dòng rò qua tiếp giáp tại bề mặt của chất bán dẫn và do khi khảo sát phương trình diode ta đã bỏ qua sự phát sinh cặp điện tử - lỗ trống do năng lượng nhiệt trong vùng điện tích không gian. Đối với các tiếp giáp silicon khi được phân cực ngược thì dòng ngược không tăng do dòng điện phát sinh do nhiệt là thành phần chủ yếu của dòng bão hoà ở nhiệt độ phòng rất thấp. Vì vậy, dòng ngược ít phụ thuộc vào điện áp ngược do vùng nghèo trở nên dày hơn tại các giá trị điện áp ngược cao hơn. d) Các ảnh hưởng do nhiệt độ và hệ số nhiệt độ của diode. Nhiệt độ có vai trò quan trọng quyết định các đặc tính làm việc của các diode. Các thay đổi về đặc tính của diode gây ra do nhiệt độ thay đổi có thể cần phải điều chỉnh về thiết kế và hoàn thiện các mạch. Hệ số nhiệt độ đặc trưng cho sự thay đổi nhiệt độ là một trong những thông số quan trọng cần phải được lưu ý. Hệ số nhiệt độ liên quan đến mức sụt áp trên diode vD. Giải phương trình diode (2.41) theo sụt áp trên diode ở điều kiện phân cực thuận (với hệ số thực nghiệm n = 1), ta có: ⎛i ⎞ kT ⎛ iD ⎞ kT ⎛ iD ⎞ vD = VT ln⎜ D + 1⎟ = ⎟ q ln⎜ I + 1⎟ ≅ q ln⎜ I ⎟ [V] ⎜I ⎜ ⎟ ⎜⎟ ⎝S ⎠ ⎝S ⎠ ⎝ S⎠ Vi phân theo nhiệt độ ta có: dvD k ⎛ iD ⎞ kT 1 dI S vD 1 dI S vD − VGO − 3VT = ln⎜ ⎟ − ⎜ I ⎟ q I dT = T − VT I dT = [V/ K] dT q ⎝ S⎠ T S S trong đó ta cho rằng: iD >> I S và IS ∝ ni2 , vD là điện áp sụt trên diode; VGO là điện áp tương ứng với mức năng lượng độ rộng vùng cấm của Silicon tại 0K, (VGO = EG/ q) , và VT là áp nhiệt. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 30 Hai số hạng sau rút ra từ sự phụ thuộc vào nhiệt độ của ni2 . Giản lược các số hạng ở phương trình trên đối với diode Si, chẳng hạn có VD = 0,65V, EG = 1,12eV, và VT ≈ 0,025V ta có: dv D (0,65 − 1,12 − 0,075)V = = −1,82mV/K (2.47) dT 300K Vậy, tại nhiệt độ phòng điện áp thuận của diode biểu hiện hệ số nhiệt độ âm gần bằng -1,82 mV/0C, nghĩa là tại giá trị dòng diode ID không đổi, điện áp VD sẽ giảm vào khoảng 2mV khi nhiệt độ tăng lên 1oC ở nhiệt độ từ 25oC: dVD ≅ −2mV/ o C (2.48) dT I D Bằng thực nghiệm, cũng có thể thấy rỏ sự ảnh hưởng của nhiệt độ trên các đặc tuyến của một diode Silicon như ở hình 2.19. Nhiệt độ cũng làm tăng mức dòng bảo hòa ngược vì dòng bão hoà ngược biến thiên theo nồng độ các hạt tải điện thiểu số, tức là thay đổi theo ni2 , mà ni2 là một hàm của nhiệt độ. Đối với diode bằng bán dẫn Gemanium, dòng bão hòa ngược IS (còn gọi là dòng rò hay dòng rỉ) tăng lên gần gấp đôi cứ mỗi khi nhiệt độ tăng lên 100C, ở nhiệt độ 250C sẽ có dòng IS vào khoảng 1µA hay 2µA và có dòng rò vào khoảng 100µA = 0,1mA tại nhiệt độ làm việc 1000C. Với các mức dòng rò IS nhỏ ở vùng ngược, nên có thể xem diode như một chuyển mạch ở trạng thái hở mạch ở vùng phân cực ngược. Thực tế thấy rằng, đối với bán dẫn Silicon, IS sẽ tăng gấp đôi trong khoảng tăng nhiệt độ 5oC ở nhiệt độ từ 25oC. Tuy nhiên, giá trị điển hình của IS ở diode Silicon thấp hơn rất nhiều so với IS của diode bằng bán dẫn Germanium có cùng cấp công suất và mức dòng. Thậm chí, ta cũng có kết quả tương tự khi diode làm việc ở nhiệt độ cao thì dòng IS của các diode bằng bán dẫn Si cũng không thể đạt được các mức dòng rò cao như ở các diode Ge, đây là lý do rất quan trọng khiến cho các diode bằng bán dẫn Si được sử dụng nhiều hơn trong thiết kế chế tạo mạch điện tử. Về cơ bản thì sự tương đương như một mạch hở ở vùng phân cực ngược, khi làm việc tại nhiệt độ bất kỳ là lý do tốt nhất có ở diode Si so với diode Ge. Mức dòng IS tăng theo nhiệt độ, điều này giải thích cho việc các mức điện áp ngưỡng thấp hơn. Ở vùng phân cực ngược, điện áp đánh thủng cũng tùy thuộc vào nhiệt độ, nhưng lưu ý là dòng bão hòa ngược không mong muốn cũng tăng lên. Dòng bảo hòa ngược tăng vào khoảng 7,2%/oC đối với cả diode silicon và germanium. Nói cách khác, IS gần gấp đôi cho mỗi khoảng tăng nhiệt độ là 10oC. Biểu thức của dòng bảo hòa ngược phụ thuộc vào nhiệt độ là, I S (T2 ) = I S (T1 )exp[ki (T2 − T1 )] (2.49) o trong đó: ki = 0,07/ C và T1 và T2 là hai nhiệt độ khác nhau. Biểu thức có thể tính gần đúng bằng cách rút gọn hàm mũ, I S (T2 ) = I 0 (T1 )2(T2 − T1 )/10 (2.50) bởi vì e0 ,7 ≈ 2 . BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 31 Khi mức điện áp phân cực thuận trên diode không đổi, thì ID cũng sẽ tăng gấp đôi trong khoảng tăng nhiệt độ 10oC ở nhiệt độ từ 25oC. Khi nhiệt độ tăng, điện áp chuyển sang dẫn Vγ sẽ giảm. Ngược lại, khi nhiệt độ giảm sẽ làm tăng về Vγ, như chỉ rõ ở hình 2.19, trong đó Vγ thay đổi tuyến tính theo nhiệt độ tuân theo phương trình sau: (giả sử dòng chảy qua diode được giữ không đổi). Vγ (T1 ) − Vγ (T0 ) = kT (T1 − T0 ) (2.51) trong đó: T0 là nhiệt độ phòng, khoảng 25oC; T1 là nhiệt độ làm việc của diode (oC); Vγ(T0) là sụt áp trên diode tại nhiệt độ phòng (Volt). Đối với diode Si: Vγ(T0) = 0,7V, và diode Ge: Vγ(T0) = 0,2V; Vγ(T1) là sụt áp trên diode ở nhiệt độ làm việc, (Volt); kT là hệ số nhiệt độ (V/oC). Giá trị của kT là khác nhau tùy theo loại diode, đối với diode Ge có kT = - 2,5 mV/oC, diode Si có kT = - 2,0 mV/oC. e) Mô hình mạch tương đương của diode Mạch ở hình 2.20a, tương ứng với mô hình đơn giản của diode silicon ở cả trạng thái làm việc dc thuận và ngược. Đặc tuyến của mô hình gần như đặc tuyến hoạt động của diode ở hình 2.18. Điện trở Rr tương ứng với điện trở phân cực ngược của diode, thường vào khoảng vài megaohm. Điện trở Rf tương ứng với điện trở khối và tiếp xúc của diode, thường nhỏ hơn 50Ω. Khi được phân cực thuận, diode lý tưởng là một ngắn mạch, hay điện trở bằng 0. Điện trở mạch của diode thực tế khi phân cực thuận được mô hình hóa ở hình 2.20a, là điện trở đầu cực của diode lý tưởng được ngắn mạch, hay: Rr Rf ≈ Rf Ở trạng thái phân cực ngược, diode lý tưởng có điện trở lớn vô cùng (mạch hở) còn điện trở mạch của mô hình thực tế là Rr. Diode lý tưởng là một phần của mô hình ở hình 2.20a, phân cực thuận khi điện áp đầu cực vượt quá 0,7V. Các mô hình mạch ac phức tạp hơn do hoạt động của diode phụ thuộc vào tần số. Mô hình ac đơn giản cho diode phân cực ngược như ở hình 2.20b. Tụ CJ tương ứng với điện dung của tiếp giáp, xuất hiện do vùng nghèo như một tụ điện. Hình 2.20c, là mạch tương đương của diode phân cực thuận. Mô hình bao gồm hai tụ điện là tụ khuyếch tán CD và tụ tiếp giáp CJ. Điện dung khuyếch tán liên quan đến sự di chuyển của các hạt tải điện dẫn đến trạng thái có thể so với sự lưu trữ điện tích. Do vậy, hệ quả của sự khuyếch tán bao gồm các ảnh hưởng của điện dung. Điện dung khuyếch tán CD sẽ gần bằng 0 khi diode phân cực ngược. Điện trở động là rd. Ở dãi tần số thấp các ảnh hưởng của điện dung là nhỏ và chỉ có Rf là phần tử đáng kể nhất. f) Phân tích mạch diode Từ các nội dung trên, ta đã có thông tin cơ bản cần thiết để phân tích các mạch có diode. Giả sử cho một mạch gồm các cấu kiện tuyến tính thụ động, các nguồn cung cấp và các diode, cần phải tính mức dòng và áp liên quan. Bài toán cũng có thể giải quyết ở phòng thí nghiệm điện tử, chọn các cấu kiện thích hợp và nối dây cho mạch, đo các mức dòng và áp bằng các đồng hồ đo / hoặc máy hiện sóng. Dĩ nhiên là các điều kiện của phòng thí nghiệm phải đáp ứng phù hợp các điều kiện của bài toán đã cho. Trong thực tế, có thể có các quy trình đo chính xác các đại lượng mà BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 32 không phải ngắt mạch để có kết quả đúng so với tính toán lý thuyết, khi chưa có sự rõ ràng về mô hình đúng của các cấu kiện, tức là giả sử các mô hình ở phần trước không mô tả được bản chất vật lý của các cấu kiện một cách thích hợp. Trong trường hợp như vậy, sẽ không lời giải để cho kết quả đúng. Thực ra mục đích xuyên suốt trong nghiên cứu là cho khả năng dự đoán và giải thích nguyên lý hoạt động thực tế. Nếu không muốn mất nhiều thời gian, và tình trạng chưa biết rõ ràng của giải pháp cứng (mạch thực nghiệm), thì có thể dựa vào phân tích thuần túy bằng cách sử dụng các phương trình cho từng phần tử (chẳng hạn như định luật Ohm và phương trình diode). Hoặc có thể dựa vào các mô hình diode ở phần trên thay cho các diode và sau đó thực hiện việc phân tích mạch thông thường. Các phân tích như vậy cần phải có các gần đúng vì tự các mô hình là các xấp xĩ. Ngoài ra, cũng có thể không đưa vào tính toán nhiều điều kiện vật lý khác như biến thiên về nhiệt độ và sai số của các cấu kiện. Ngoài các phương pháp phân tích mạch trên, các chương trình mô phỏng bằng máy tính đã trở nên phổ biến trên các PC. Khả năng và tốc độ của PC thường sử dụng mô phỏng dùng cho việc phân tích mạch đúng hơn là thiết kế mạch, nghĩa là thường kiểm chứng hiệu suất của mạch mà trong đó có các cấu kiện điện tử khác nhau đã được chọn sẳn. Các chương trình mô phỏng cũng có thể dùng để thiết kế bằng cách sử dụng kỹ thuật lặp, chẳng hạn như nếu ta muốn chọn một trị số điện trở, ta có thể phân tích mạch theo các trị số khác nhau và chọn một trị số để nhận được các thông số thiết kế. Đường tải của diode: Do diode là cấu kiện phi tuyến, cần phải thay đổi kỹ thuật phân tích mạch thông thường. Không thể viết các phương trình một cách đơn giản và giải theo các biến, vì các phương trình chỉ có thể áp dụng trong phạm vi vùng làm việc cụ thể. Một mạch thường bao gồm cả hai điện áp nguồn dc và nguồn thay đổi theo thời gian. Nếu ta thiết lập nguồn biến thiên theo thời gian bằng 0, thì năng lượng chỉ được cung cấp đến mạch từ nguồn điện áp dc. Loại bỏ nguồn biến thiên theo thời gian ra khỏi mạch, sẽ xác định được điện áp và dòng của diode được gọi là điểm làm việc tĩnh (điểm - Q). Hình 2.21a, là mạch gồm một diode, tụ, nguồn cung cấp và 2 điện trở. Nếu chọn dòng chảy qua diode và điện áp diode là đại lượng cần tìm của mạch, thì cần phải có hai phương trình độc lập có các đại lượng cần tính đó để có lời giải duy nhất cho điểm làm việc. Một trong hai phương trình được suy ra từ mạch nối với diode. Phương trình thứ hai là quan hệ dòng – áp thực tế của diode. Hai phương trình cần phải được giải đồng thời, tức là có thể thực hiện bằng đồ thị. Nếu xét trạng thái dc đầu tiên, thì nguồn điện áp sẽ trở nên đơn giản là VS, và tụ sẽ là mạch hở BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 33 (tức là trở kháng của tụ là vô cùng tại tần số bằng 0). Vậy phương trình cho mạch dc có thể lập được là: VS = VD + VR1 = VD + I D R1 (2.52) VD = VS − I D R1 hay: (2.53) Đây là phương trình thứ nhất trong hai phương trình đồng thời có điện áp và dòng của diode. Ta cần phải kết hợp phương trình (2.53) với đặc tuyến của diode để xác định điểm làm việc. Đồ thị của phương trình như ở hình 2.21b, gọi là “đường tải dc”. Đặc tuyến của diode cũng được thể hiện trên cùng một trục tọa độ. Giao điểm của hai đặc tuyến là nghiệm chung của hai phương trình nên ký hiệu là “điểm tĩnh – Q” [Q – quiescent] trên hình vẽ. Đây là điểm mà tại đó mạch sẽ làm việc với tín hiệu vào biến thiên theo thời gian thiết lập mức 0. Nếu đặt bổ sung tín hiệu biến thiên theo thời gian đến đầu vào dc, thì một trong hai phương trình đồng thời sẽ thay đổi. Nếu cho rằng, tín hiệu vào biến thiên theo thời gian là tín hiệu có tần số đủ cao để cho phép coi tụ điện như một ngắn mạch, thì sẽ cho phương trình mới như sau: vs = vd + id ( R1 RL ) (2.54) vd = vs −i d ( R1 RL ) (2.55) Ta đang chỉ xét các thành phần biến thiên theo thời gian của các tham số khác nhau (lưu ý việc sử dụng các ký tự viết thường cho các biến số). Vậy các giá trị của tham số toàn bộ sẽ là: vD = vd + VDQ iD = id + I DQ và phương trình (1.37) sẽ trở thành: vD − VDQ = −( R1 RL )(iD − I DQ ) + vs Phương trình cuối cùng có tên gọi là “đường tải ac” ở hình 2.21b. Do phương trình liên qua chỉ với các đại lượng biến thiên theo thời gian nên không biết điểm cắt trục tọa độ. Tuy nhiên, đường tải ac cần phải đi qua điểm – Q, vì tại các thời điểm khi phần tín hiệu vào biến thiên theo thời gian đi qua điểm 0, hai trạng thái làm việc (dc và ac) cần phải đồng nhất. Vậy đường tải ac xác định được là duy nhất. Ví dụ 2.2: Cho mạch như ở hình 2.22, và điện áp nguồn là: vs = 1,1 + 0,1sin1000t (V) Hãy tính mức dòng chảy qua diode iD. Biết rằng, nVT = 40mV; Vγ = 0,7V. Lặp lại phép tính bằng cách sử dụng chương trình mô phỏng trên máy tính. Giải: Áp dụng KVL để có phương trình dc, ta có: V − Vγ VS = Vγ + I D RL , suy ra: I D = S = 4mA RL Mức dòng này sẽ thiết lập điểm làm việc của diode. Ta cần phải xác định điện trở động (sử dụng ký hiệu Rf thay cho rd do bỏ qua điện trở tiếp xúc giữa bán dẫn và điện cực kim loại), để có thể xác lập điện trở của tiếp giáp được phân cực thuận đối với tín hiệu ac, ta có: nV Rf = T = 10Ω ID Lúc này ta có thể thay thế diode bằng một điện trở 10Ω với điều kiện là diode sẽ duy trì phân cực thuận trong chu kỳ vào của tín hiệu ac. Áp dụng trở lại KVL, ta có: vS vs = Rf id + RLid ; id = = 0,91sin 1000t mA Rf + RL Dòng chảy qua diode sẽ là: iD = (4 + 0,91sin1000t ) mA . Vì iD luôn luôn dương, diode sẽ luôn luôn được phân cực thuận. Nếu biên độ của dòng ac trở nên lớn hơn so với giá trị dc của dòng iD, thì iD sẽ không phải luôn luôn dương, và giả thiết là diode được phân cực thuận là không chính xác. Do vậy, lời giải cần phải được sửa đổi, trong đó khi biên độ dòng ac theo chiều âm trở nên lớn hơn so với giá trị dc, BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 34 thì diode sẽ trở nên bị phân cực ngược và dòng sẽ ngưng. g) Khả năng xử lý công suất Các diode được đánh giá tùy theo khả năng xử lý công suất. Các thông số được quy định theo cấu trúc vật lý của diode (tức là, kích thước của tiếp giáp, kiểu vỏ, và kích thước của diode). Các chỉ tiêu kỹ thuật do hãng sản xuất cung cấp, dùng để xác định khả năng về công suất của diode trong khoảng nhiệt độ cho trước. Một số diode như các diode công suất đánh giá theo khả năng tải dòng của diode. Mức công suất tức thời tiêu tán bởi diode xác định bằng biểu thức ở phương trình (2.56), pD = vDiD (2.56) Khi các diode dẫn dòng tương đối lớn, thì diode cần phải được lắp đặt sao cho nhiệt tạo ra trong diode có thể tiêu tán ra khỏi diode. Để tiêu tán nhiệt năng phát ra từ bên trong diode, thì phải lắp cánh tản nhiệt cho các diode. h ) Điện dung của diode Mạch tương đương của diode gồm có một tụ nhỏ. Điện dung của tụ tùy thuộc vào biên độ và cực tính của điện áp đặt vào diode cũng như các đặc tính của tiếp giáp hình thành trong suốt quá trình chế tạo. Trong mô hình đơn giản của tiếp giáp diode thể hiện ở hình 2.23, vùng tại tiếp giáp đã được rút hết cả điện tử và lỗ trống. Ở phía p của tiếp giáp có nồng độ lỗ trống cao, còn ở phía n có nồng độ điện tử cao. Sự khuyếch tán của các điện tử và lỗ trống xảy ra lân cận tiếp giáp tạo ra dòng khuyếch tán ban đầu. Khi các lỗ trống khuyếch tán qua tiếp giáp vào vùng n, các lỗ trống nhanh chóng kết hợp với các điện tử đa số có trong vùng n và triệt tiêu. Tương tự như vậy, các điện tử khuyếch tán ngang qua tiếp giáp, tái hợp và biến mất, tức là tạo ra vùng nghèo (còn gọi là vùng điện tích không gian) lân cận tiếp giáp, vì rất ít các điện tử và lỗ trống. Khi đặt điện áp phân cực ngược ngang qua tiếp giáp, vùng nghèo sẽ mở rộng, tức là làm tăng kích thước của vùng nghèo. Vùng nghèo đóng vai trò như vùng cách điện, do đó diode phân cực ngược hoạt động giống như một tụ điện có điện dung thay đổi nghịch đảo với căn bậc hai của mức sụt áp ngang vật liệu bán dẫn. Điện dung tương đương của các diode tần số cao nhỏ hơn 5pF, và có thể trở thành điện dung lớn khoảng 500pF ở các diode dòng lớn (tần số thấp). Các thông số của nhà sản xuất cần phải được lưu ý để xác định mức điện dung cho trước theo điều kiện làm việc đã cho. 2.5 MẠCH NGUỒN CHỈNH LƯU Ứng dụng cơ bản trước tiên của diode là chỉnh lưu. Chỉnh lưu (hay nắn) là quá trình chuyển tín hiệu xoay chiều (ac) thành một chiều (dc). Chỉnh lưu được phân loại thành chỉnh lưu bán kỳ hoặc chỉnh lưu toàn kỳ. a) Chỉnh lưu bán kỳ Do một diode lý tưởng có thể duy trì dòng điện chảy chỉ theo một chiều, nên diode có thể dùng để chuyển đổi tín hiệu ac thành tín hiệu dc. Hình 2.24, là mạch chỉnh lưu bán kỳ đơn giản. Khi điện áp vào dương, diode được phân cực thuận nên có thể được thay bằng một ngắn mạch (giả sử diode là lý tưởng). Khi điện áp vào âm, diode được phân cực ngược nên có thể thay bằng một mạch hở. Vậy, khi diode được phân cực BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.13: Bộ Luận Văn Tốt Nghiệp Chuyên Ngành Điện - Điện Tử - Viễn Thông

111 tài liệu

1644 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline:0933030098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2009-2019 TaiLieu.VN. All rights reserved.