intTypePromotion=1

Giáo trình Thực hành thiết kế logic số: Phụ lục

Chia sẻ: Trần Văn Thắng | Ngày: | Loại File: PDF | Số trang:70

0
163
lượt xem
49
download

Giáo trình Thực hành thiết kế logic số: Phụ lục

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Giáo trình Thực hành thiết kế logic số: Phụ lục gồm các nội dung về thực hành mô phỏng VHDL trên ModelSim, hướng dẫn thực hành FPGA bằng Xilin ISE và Kit SPARTAN 3E, thực hành tổng hợp trên thư viện cell chuẩn.

Chủ đề:
Lưu

Nội dung Text: Giáo trình Thực hành thiết kế logic số: Phụ lục

  1. Phục lục I: Thực hành mô phỏng VHDL trên ModelSim 1. Giới thiệu về chương trình mô phỏng Modelsim. Do các ngôn ngữ mô tả phần cứng như VHDL được chuẩn hóa bởi IEEE và được công bố rộng rãi nên có rất nhiều các phần mềm mô phỏng mạch số được nhiều công ty khác nhau phát triển. Điểm chung của các chương trình này là đều phải có một trình biên dịch và có khả năng mô phỏng mạch theo thời gian thực, kết xuất kết quả một số dạng nhất định như File text, file định kiểu, hay phổ biến và trực quan nhất là dưới dạng giản đồ sóng. Dưới đây sẽ giới thiệu chương trình mô phỏng là ModelSim, đây là một chương trình mô phỏng khá mạnh và chính xác được phát triển bởi Mentor Graphics. ModelSim là một chương trình phần mềm thương mại, tuy vậy bên cạnh các phiên bản phải trả tiền license, có phiên bản miễn phí dành cho sinh viên
  2. và người nghiên cứu không sử dụng với mục đích thương mại. Phiên bản này có tên là ModelSim Student Edition có thể được tải trực tiếp từ trang chủ của Mentor Graphics theo địa chỉ http://model.com/content/modelsim-pe-student-edition-hdl-simulation Sau khi cài chương trình sẽ đòi hỏi cài đặt cấp phép sử dụng (license). Để có được license cần phải điều đủ vào bản khai báo các thông tin cá nhân như hòm thư, địa chỉ vv... Mentor Graphic sẽ gửi vào hòm thư của bạn một file license có tên là student_license.dat, file này cho phép sử dụng phần mềm trong vòng 180 ngày, để kích hoạt license chỉ việc copy vào thư mục gốc của modelSim (thường là C:\Modeltech_pe_edu_6.2f trong đó “6.2f” là số hiệu phiên bản của chương trình) Chú ý: Hướng dẫn mô phỏng một thiết kế và sử dụng chương trình có trong thư mục “C:\Modeltech_pe_edu_6.2f\docs\pdfdocs”, đối với các phiên bản khác nhau thì có thể đường dẫn sẽ khác nhau. Sau đây chúng ta sẽ lần lượt học cách sử dụng chương trình thông qua một ví dụ cụ thể. 2. Viết mã nguồn VHDL Trong Modelsim cũng tích hợp một trình soạn thảo file nguồn tuy vậy cũng như các ngôn ngữ lập trình khác mã nguồn VHDL của thiết kế có thể được soạn thảo bằng bất kz một chương trình soạn thảo nào. Một trong những chương trình soạn thảo khá tốt và tiện dụng là Notepad++ (http://notepad- plus-plus.org/download), chương trình này hỗ trợ hiện thị nhiều ngôn ngữ lập trình khác nhau trong đó có VHDL và Verilog. File nguồn của mã VHDL có đuôi là .vhd. Khi soạn thảo file có đuôi dạng này băng Notepad thì toàn bộ các từ khóa, cấu trúc ngôn ngữ được làm đậm hoặc đổi màu cho dễ quan sát và sửa lỗi.
  3. Chương trình Notepad++ Để đơn giản và dễ hiểu phần này ta sẽ minh họa bằng ví dụ quen thuộc về bộ cộng 4 bit. Bộ cộng được thiết kế đơn giản nhất bằng cách ghép nối tiếp 4 khối full_adder 1 bit. b3 a3 b2 a2 b1 a1 b0 a0 C(2) C(1) C(0) CI FULL_ADDER FULL_ADDER FULL_ADDER FULL_ADDER CO S3 S2 S1 S0 Cấu trúc của 4 bit - adder Module full_adder có ba mô tả kiến trúc, trong đó mô tả cấu trúc sử dụng các module con là AND2, OR2, XOR2. Bước 1: Tạo trong thư mục D:\Student một thư mục có tên adder4. Thư mục chúng ta làm việc sẽ là D:\Student\adder4 Bước 2: Trong Notepad++ tạo mới một file bằng cach chọn menu File/new, soạn thảo file với nội dung sau, soạn thảo xong đó chọn File/Save, và lưu file dưới tên compn.vhd trong thư mục làm việc D:\Student\adder, lưu { để lưu dưới dạng vhd ở ô chọn File types phải chọn là All files(*)
  4. Nội dung file compn.vhd --------- full_adder component ---------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; -------- 2 input AND gate---------------- entity AND2 is port( in1, in2 : in std_logic; out1 : out std_logic ); end AND2; ----------------------------------------- architecture model_conc of AND2 is begin out1
  5. architecture model_conc2 of OR2 is begin out1
  6. Cout
  7. -------------- 4-bit adder -------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ----------------------------------------- entity adder4 is port( A : in std_logic_vector(3 downto 0); B : in std_logic_vector(3 downto 0); CI : in std_logic; SUM : out std_logic_vector(3 downto 0); CO : out std_logic); end adder4; ---------------------------------------------- architecture structure of adder4 is signal C: std_logic_vector(2 downto 0); -- declaration of component full_adder component full_adder port ( A : in std_logic; B : in std_logic; Cin : in std_logic; S : out std_logic; Cout : out std_logic ); end component; for u0: full_adder use entity work.full_adder(structure); for u1: full_adder use entity work.full_adder(behavioral); for u2: full_adder use entity work.full_adder(dataflow); for u3: full_adder use entity work.full_adder(dataflow); begin -- design of 4-bit adder u0: component full_adder port map (A => A(0), B => B(0), Cin => CI, S =>Sum(0), Cout => C(0)); u1: component full_adder port map (A => A(1), B => B(1), Cin => C(0), S =>Sum(1), Cout => C(1)); u2: component full_adder port map (A => A(2), B => B(2), Cin => C(1), S =>Sum(2), Cout => C(2)); u3: component full_adder port map (A => A(3), B => B(3), Cin => C(2), S =>Sum(3), Cout => CO); end structure;
  8. Theo như trình bày ở phần lý thuyết của khai báo cấu hình, nếu ta dung phương pháp khai báo trực tiếp cấu hình như trên thì các component full_adder của adder4 được lựa chọn các cấu hình khác nhau như ở trên. 3. Biên dịch thiết kế. Để tạo biên dịch thiết kế ta làm lần lượt các bươc sau: Bước 5: Khởi động Modelsim, tại menu File chọn Change Directory, tại menu Change directory chọn Chọn đường dẫn tới thư mục làm việc D:\Student\adder4\ chứa các nguồn vừa tạo adder4.vhd, full_adder.vhd, compn.vhd Bước 6: Tạo thư viện work bằng cách gõ lệnh sau vào cửa sổ Transcript của Modelsim: vlib work
  9. Bước 7: Biên dịch các mã nguồn bằng cách gõ các lệnh sau vào cửa số Transcript vcom compn.vhd vcom full_adder.vhd vcom adder4.vhd
  10. Khi trình biên dịch phát hiện ra lỗi về mặt cú pháp thì nó sẽ thông báo chính xác dòng tương ứng gây ra lỗi. Nếu như mã nguồn của thiết kế không có lỗi thì biên dịch xong sẽ cho ra kết quả như hình trên. 4. Kiểm tra và mô phỏng thiết kế. 4.1 Kiểm tra nhanh Quick test: Kiểm tra nhanh thiết kế bằng cách đưa vào đầu vào của DUT các giá trị cố định và kiểm tra trực tiếp kết quả đầu ra. Kiểm tra nhanh cho phép phát hiện và sửa những lỗi về mặt chức năng đơn giản trước khi bước vào bước kiểm tra với số lượng lớn tổ hợp giá trị đầu vào. Bước 8: Để kiểm tra nhanh bộ cộng thiết kế ở trên tạo thêm một file adder4_test.vhd trong thư mục làm việc với nội dung như sau như sau: -----------------adder4_test--------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; ------------------------------------------- entity adder4_test is end adder4_test; ------------------------------------------- architecture test of adder4_test is component adder4 is port( A : in std_logic_vector(3 downto 0); B : in std_logic_vector(3 downto 0); CI : in std_logic; SUM : out std_logic_vector(3 downto 0); CO : out std_logic ); end component; -- khai bao cac tin hieu vao ra cho DUT signal A : std_logic_vector(3 downto 0) := "0101"; signal B : std_logic_vector(3 downto 0) := "1010"; signal CI : std_logic := '1'; -- output--- signal SUM : std_logic_vector(3 downto 0); signal CO : std_logic; begin DUT: component adder4 port map ( A => A, B=> B, CI => CI, SUM => SUM, CO =>CO );
  11. end test; --------------------------------------------- test_adder4 là một thiết kế mà không chứa bất cứ cổng vào ra nào ở phần khai báo. Kiến trúc của nó gồm hai phần, phần khai báo tín hiệu sẽ khai báo các tín hiệu vào ra của adder4 trong đó đối với các tín hiệu đầu vào a_t = “0011”, b_t = “0110”, ci_t = ‘0’; đối với các tín hiệu đầu ra thì để trống. Phần hai là khai báo sử dụng adder4 như một phần tử có tên là dut (component) và gán các cổng vào ra tương ứng như trên. Bước 9: Tiến hành biên dịch file adder4_test.vhd này bằng lệnh sau trong cửa sổ transcript tương tự làm trong bước 7). vcom adder4_test.vhd Bước 10: Khởi tạomô phỏng thiết kế bằng lệnh: vsim adder4_test Bước 11: Bổ xung các tín hiệu vào cửa sổ wave form để quan sát, để thực hiện gõ các lệnh sau vào cửa sổ Transcript add wave sim:/adder4_test/dut/a add wave sim:/adder4_test/dut/b
  12. add wave sim:/adder4_test/dut/CI add wave sim:/adder4_test/dut/CO add wave sim:/adder4_test/dut/SUM Mỗi lệnh trên sẽ hiển thị một tín hiệu tương ứng vào giản đồ sóng, bằng cách đó ta có thể lựa chọn các tín hiệu nhất định để theo dõi. Sau khi thực hiện các bước trên thì có thể tiến hành chạy mô phỏng. Mô phỏng có thể chạy bằng nút công cụ Run trên thanh công cụ của cửa sổ giản đồ sóng: Bước 12: Chạy mô phỏng và quan sát kết quả trên waveform bằng cách gõ lệnh run 100 ns vào cửa sổ Transcript sau đó mở rộng cửa sổ Waveform bên phải để quan sát. run 1000 ns Khi gặp lệnh này chương trình sẽ chạy mô phỏng trong 100us. Kết quả ra như sau:
  13. Quan sát trên hình có và so sánh với mã nguồn của adder4_testbench có thể thấy với a = “0101” = 5, b=”1010” = 15, CI = ‘1’ thì cho ra kết quả sum = “0000” = 0 và CO = ‘1’. 4.2 Kiểm tra toàn bộ full test: Là dạng kiểm tra với tất cả các tổ hợp xác định có thể có của đầu vào, trong ví dụ trên ta có 3 tính hiệu đầu vào là a(3:0), b(3:0), CI, vì vậy tổ hợp tất cả các tính hiệu đầu vào là 24 * 2 *4 *21 = 29 = 512 tổ hợp. Rõ ràng đối với khả năng của máy tính hiện đại đây là một con số rất nhỏ. Như vậy module của adder4 có thể được kiểm tra với độ tin cậy lên tới 100%. Bước 13: Tạo module chuẩn là adder4_etalon với nội dung sau và lưu vào trong thư mục làm việc với tên adder4_etalon.vhd ------- adder 4-bit etalon -------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ----------------------------------------- entity adder4_etalon is port(
  14. A : in std_logic_vector(3 downto 0); B : in std_logic_vector(3 downto 0); CI : in std_logic; SUM : out std_logic_vector(3 downto 0); CO : out std_logic); end adder4_etalon; ------------------------------------------ architecture behavioral of adder4_etalon is signal s_sig: std_logic_vector(4 downto 0); signal a_sig: std_logic_vector(4 downto 0); signal b_sig: std_logic_vector(4 downto 0); begin a_sig
  15. CI : in std_logic; SUM : out std_logic_vector (3 downto 0); CO : out std_logic ); end component; component adder4_etalon port (A : in std_logic_vector (3 downto 0); B : in std_logic_vector (3 downto 0); CI : in std_logic; SUM : out std_logic_vector (3 downto 0); CO : out std_logic ); end component; BEGIN --create clock create_clock: process begin wait for 15 ns; CLK
  16. test_cnt := test_cnt + 1; ci_t ci_t, SUM =>sum_t, CO => co_t); etalon: adder4_etalon port map (A => a_t, B => b_t, CI => ci_t, SUM =>sum_e, CO => co_e); END testbench; ----------------------------------------- Bước 15 Biên dịch và mô phỏng moduel adder4_testbench bằng các lệnh: vcom adder4_etalon.vhd vcom adder4_testbench.vhd vsim adder4_testbench add wave sim:/adder4_testbench/a_t add wave sim:/adder4_testbench/b_t add wave sim:/adder4_testbench/CI_t add wave sim:/adder4_testbench/CO_t add wave sim:/adder4_testbench/SUM_t run 1000 ns Kết quả thu được như sau:
  17. Kết quả ngoài xuất ra trên của sổ waveform còn được xuất ra trên của sổ transcript bằng lệnh writeline, mỗi dòng tương ứng với một tổ hợp kiểm tra, khi có sai sót thì ở cuối dòng sẽ có báo “FAILURE”, còn nếu như kết quả đúng thì báo “OK”. Bước 16: Gõ tiếp lệnh lệnh run cho tới khi tất cả 512 trường hợp kiểm tra hoàn thành, quan sát kết quả trên cửa sổ transcript. run 1000 ns 5. Tạo file TCL script. Trên thực tế khi viết mã nguồn cũng như mã kiểm tra thường xảy ra rất nhiều các sai sót và việc biên dịch lại và kiểm tra lại nhiều lần là không thể tránh khỏi. Để tiết kiệm thời gian thì các động tác biên dịch, mô phỏng, bổ xung vào giản đồ sóng và nhiều các lệnh khác được hỗ trợ trên cửa sổ transcript có thể được lưu vào một file text bất kz và thực thi chỉ bằng một lệnh duy nhất. Bước 17: Tạo một file run.do lưu vào trong thư mục làm việc với nội dung như sau: vsim -quit vlib work vcom compn.vhd vcom full_adder.vhd vcom adder4.vhd vcom adder4_etalon.vhd
  18. vcom adder4_testbench.vhd vsim adder4_testbench add wave sim:/adder4_testbench/a_t add wave sim:/adder4_testbench/b_t add wave sim:/adder4_testbench/CI_t add wave sim:/adder4_testbench/CO_t add wave sim:/adder4_testbench/SUM_t run 1000 ns Dòng thứ nhất để kết thúc bất kz mô phỏng nào đang thực thi nếu nó tồn tại, dòng thứ hai tạo thư viện work nếu nó chưa tồn tại, tiếp đến là các lệnh vcom để biên dịch các file mã nguồn từ thấp đến cao. Lệnh vsim để tiến hành mô phỏng, sau đó là các lệnh bổ xung tín hiệu cần theo dõi vào giản đồ sóng. Lệnh cuối cùng là lệnh run dùng để chạy mô phỏng. Bước 18: trong cửa sổ transcript của modelsim để biên dịch và chạy lại mô phỏng ta chỉ như sau. do run.do Cách tiếp cận này rõ ràng thuận tiện và nhanh chóng hơn nhiều so với việc sử dụng giao diện đồ họa, đặc biệt khi làm việc với các thiết kế có số lượng cổng vào ra lớn và khó kiểm tra.
  19. Phụ lục 2: Hướng dẫn thực hành FPGA bằng Xilin ISE và Kit SPARTAN 3E 1. Cấu hình chương trình Modelsim để hỗ trợ các thư viện UNISIM, SIMPRIM. Chương trình Modelsim theo ngầm định không hỗ trợ các thư viện thiết kế FPGA của Xilinx là UNISIM và SIMPRIM. Phiên bản ISE 11.1 sử dụng Modelsim là chương trình mô phỏng ngầm định nhưng các thư viện trên chỉ hỗ trợ với các phiên bản Modelsim từ 6.4e trở đi. Hướng dẫn sau sẽ thực làm với bản Modelsim 6.5 Các bước để tích hợp thư viện như sau: - Tìm file modelsim.ini trong thư mục cài đặt C:\Modeltech 6.5, bỏ thuộc tính Read Only của file này trong hộp thoại Properties của file. - Khởi động Modelsim và tại cửa sổ Tcl script gõ lệnh biên dịch thư viện FPGA compxlib
  20. compxlib - Lệnh này sẽ khởi động chương trình Xilinx Simulation Library Compilation Wizard, sau đó thực hiện lần lượt theo các bước sau - chọn trình mô phỏng, trong trường hợp này là Modelsim SE - Chọn ngôn ngữ hỗ trợ, ta chọn Both Verilog and VHDL

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản