Bài giảng điều khiển logic và plc

22/08/2013

1

BÀI GIẢNG ĐKLG & PLC

Giảng viên: Nguyễn Trí Cường Bộ môn Tự động hóa XNCN – viện Điện Điện thoại: 0983309963 Email: cuong.nguyentri@hust.edu.vn

22/08/2013

2

Mục tiêu học phần:

• Cung cấp cho sinh viên cái nhìn khái quát về ĐKLG (đặc

biệt là trong công nghiệp).

• Trang bị một số công cụ phân tích và thiết kế hệ thống tự

động hóa có tính chất là các sự kiện rời rạc.

• Cung cấp các kiến thức về PLC – thiết bị điều khiển logic

điển hình.

• Trang bị kiến thức về một số thiết bị chấp hành trong hệ

thống tự động hóa.

22/08/2013

3

Kết quả mong đợi (đối với sinh viên)

• Hiểu biết khái quát về điều khiển các sự kiện rời rạc (điều

khiển logic).

• Phân tích & thiết kế một hệ thống tự động hóa có tính

chất rời rạc.

• Lập trình, ghép nối PLC với các thiết bị trong hệ thống tự

động hóa.

• Thiết kế hoàn chỉnh hệ thống tự động hóa theo yêu cầu

đặt ra.

22/08/2013

4

Nội dung vắn tắt

• Khái niệm chung về điều khiển logic. • Mạch logic tổ hợp và phương pháp thiết kế mạch logic tổ

hợp.

• Mạch logic tuần tự và phương pháp thiết kế mạch logic

tuần tự.

• Giới thiệu về PLC: cấu tạo, hoạt động và ngôn ngữ lập

trình.

• Thiết kế logic với PLC. • Các thiết bị vào ra.

22/08/2013

5

Tài liệu

1. Bài giảng. 2. Nguyễn Trọng Thuần, “Điều khiển Logic và Ứng dụng”,

NXB Khoa học Kỹ thuật, 2000.

3. Trịnh Đình Đề, Võ Trí An, “Điều khiển tự động truyền động điện”, tập I, NXB Đại học và Trung học chuyên nghiệp, 1983

4. L. A. Bryan, E. A. Bryan, “ Programmable Controllers, Theory and Implementation”, Second Edition, An Industrial Text Company Publication, Atlanta- Georgia- USA, 1997.

22/08/2013

6

Tài liệu

5. W. Bolton, “Programmable Logic Controllers”, Fifth

Edition, Elsevier, 2009. “Introduction to PLC Programming and Implementation- from relay logic to PLC logic”, Industrial Text& Video Company.

7. J. R. Hackworth, Frederick D. Hackworth, Jr,

“Programmable Logic Controllers: Programming Methods and Applications”, Prentice Hall, 2003.

8. Karl-Heinz John, and Michael Tiegelkamp, “IEC 61131-

3: Programming Industrial Automation Systems”, 2nd Edition Springer, 2010. IEC 61131 Standard.

22/08/2013

7

Tài liệu

10. Giáo trình ĐKLG & PLC 11. Tài liệu & phần mềm PLC Mitsubishi 12. Tài liệu & phần mềm PLC Siemens 13. Tài liệu & phần mềm PLC Omron

22/08/2013

8

Chương mục

1. Chương 1: Khái niệm chung về ĐKLG 2. Chương 2: Mạch logic tổ hợp 3. Chương 3: Mạch logic tuần tự 4. Chương 4: Tổng quan về PLC

22/08/2013

9

CHƯƠNG 1: KHÁI NIỆM CHUNG VỀ ĐKLG

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

10

1. Khái niệm về ĐKLG

Quá trình liên tục:

Quá trình rời rạc:

• VD: quá trình nhiệt, biến đổi áp suất, phản ứng hóa học …

• VD: quá trình lắp ráp, quá trình đóng gói … (tập hợp các hoạt động, sự kiện)

• Chỉ có thể xác định giá trị

• Có thể xác định, mô tả các đại lượng liên quan tại mọi thời điểm theo thời gian

các đại lượng liên quan khi sự kiện nhất định diễn ra

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

11

1. Khái niệm về ĐKLG

Quá trình liên tục:

Quá trình rời rạc:

• Mô hình hóa:

• Các phương trình đại số, vi

• Dùng các công cụ: đại số

phân …

bool, Automat hữu hạn, Petri Net, Statecharts, Stateflows, GRAFCET …

• Là đối tượng nghiên cứu của Lý thuyết điều khiển tự động

• Là đối tượng nghiên cứu của

điều khiển logic.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

12

2. Mô hình hóa quá trình rời rạc:

a. Đại số BOOL: (đại số logic)

•

Coi các sự kiện chỉ có 2 trạng thái đối lập: có/không; đúng/sai; 1/0; 0V/5V; -10V/+10V … Là nền tảng tạo nên hệ đếm cơ số 2 – cơ sở của máy tính điện tử. Phù hợp với các mạch logic điện tử, rơ le logic. Có khả năng mô tả hầu hết các quá trình thực tế. Vẫn còn có các nhược điểm:

•

Thiếu trực quan. Gặp khó khăn khi quá trình thực tế trở nên quá phức tạp.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

13

2. Mô hình hóa quá trình rời rạc:

b. Automat hữu hạn: (finite state machine - FSM)

•

Ví dụ FSM điều khiển thang máy: Dữ liệu:

•

Bảng trạng thái:

Trạng thái

Đầu vào

Trạng thái tiếp theo 0 1 0 1

Đèn đỏ Red 1 0 1 0

Đèn xanh Green 0 1 0 1

0 1 0 1

0 0 1 1

Chỉ có 2 tầng: Ground – First. Tín hiệu vào: Up = 1; Down = 0. Trạng thái: Ground = 0; First = 1. Tín hiệu ra (đèn báo): On = 1; Off = 0.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

14

2. Mô hình hóa quá trình rời rạc:

c. Petri Net:

•

Đồ thị có hướng. Bước chuyển – gạch đứng: các sự kiện có thể xảy ra. Điều kiện – vòng tròn nhỏ: các vị trí. Cung có hướng – mũi tên: các trạng thái chuẩn bị, không bao giờ nối cùng vị trí, cùng bước chuyển. Cung đầu vào: nối vị trí đến bước chuyển. Cung đầu ra: nối bước chuyển đến vị trí. Token (dấu hiệu) – chấm đen: mỗi vị trí có số lượng các token nào đó.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

15

2. Mô hình hóa quá trình rời rạc:

d. Statecharts:

•

Dựa trên FSM. Bổ sung thêm 3 khái niệm: phân cấp, tranh chấp, quảng bá truyền thông. VD: hoạt động của đồng hồ bấm giờ:

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

16

2. Mô hình hóa quá trình rời rạc:

e. Stateflows:

•

Là 1 dạng của statecharts được phát triển bởi Matlab. Tích hợp trong môi trường Simulink. Tự động chuyển sang dạng mã chương trình C. VD: mô hình hộp số tự động điều khiển ô tô.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

17

2. Mô hình hóa quá trình rời rạc:

f. GRAFCET:

Có cơ sở toán học là mạng Petri Net.

• • Giao diện đồ thị rõ ràng.

•

Nền tảng tạo lên ngôn ngữ lập trình SFC. Có một số thành phần cơ bản:

•

Step: trạng thái. Chuyển: Transistion Các nhánh có quan hệ logic.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

18

3. Chuẩn IEC 61131:

•

IEC: International Electrotechnical Commision – Tổ chức về các tiêu chuẩn quốc tế và đánh giá mức độ tuân theo trong lịch vực điện, điện tử và các công nghệ liên quan. IEC 61131: standards on programmable controllers and their associated peripherals – tiêu chuẩn về các bộ điều khiển khả trình và ngoại vi liên kết với chúng.

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

19

3. Chuẩn IEC 61131:

•

IEC 61131: gồm 8 phần:

•

IEC 61131-1 General information IEC 61131-2 Equipment requirements and tests IEC 61131-3 Programming Languages - providing the basis IEC 61131-4 User Guidelines IEC 61131-5 Messaging service specification IEC 61131-6 Funtional Safety IEC 61131-7 Fuzzy control programming IEC 61131-8 Guidelines for the application and implementation of programming languages

22/08/2013

Chương 1: Khái niệm chung về ĐKLG

20

3. Chuẩn IEC 61131:

• Đặc điểm chính của IEC 61131-3:

• Quy định 5 ngôn ngữ lập trình:

•

Ladder (LD): giản đồ thang, giống sơ đồ rơ le tiếp điểm. Function Block Diagram (FBD): sơ đồ khối chức năng, giống với các khối chức năng trong sử dụng IC. Sequential Function Chart (SFC): biểu đồ hàm tuần tự, được phát triển từ GRAFCET. Structure Text (ST): lệnh có cấu trúc, gần với ngôn ngữ lập trình cấp cao như C, Pascal … Instruction List (IL): danh sách mã lệnh, gần với mã máy hoặc lập trình ASEMBLY trên vi điều khiển.

22/08/2013

21

CHƯƠNG 2: MẠCH LOGIC TỔ HỢP

22/08/2013

Chương 2: Mạch logic tổ hợp

22

1. Cơ sở toán học đại số logic:

a) Hàm & biến logic:

•

Biến logic: x B = {0;1} Hàm logic: f(x1, x2, …, xn) B = {0;1} với x1, x2, …, xn  B = {0;1}. Các phép toán logic cơ bản:

•

x 0 1

f(x) = 1 0

•

Nghịch đảo: NOT

x 0 0 1 1

Y 0 1 0 1

f(x,y) = x+y 0 1 1 1

x 0 0 1 1

y 0 1 0 1

f(x,y) = x*y 0 0 0 1

Cộng logic: OR Nhân logic: AND

22/08/2013

Chương 2: Mạch logic tổ hợp

23

1. Cơ sở toán học đại số logic:

b) Các tính chất & định luật cơ bản:

•

Tính chất giao hoán: x+y=y+x; x.y=y.x

•

Tính chất kết hợp: x+y+z = (x+y)+z = x+(y+z); x.y.z = (x.y).z = x.(y.z)

•

Tính chất phân phối: x.(y+z) = x.y + x.z; x+(y.z) = (x+y).(x+z)



 ...



x.....

x.x 1

x.....





 ...

x.x 1

Luật De Morgan:

22/08/2013

Chương 2: Mạch logic tổ hợp

24

1. Cơ sở toán học đại số logic:

b) Các tính chất & định luật cơ bản:

•

Tính đối ngẫu: trong 1 hệ thức thay phép cộng bằng phép nhân, thay 0 bằng 1 và ngược lại thì ta được 1 hệ thức mới đối ngẫu. Nếu hệ thức ban đầu đúng thì hệ thức sau cũng đúng.

x 

;

xx .





 xyx

;



x)(y



 x)y

Một số hệ thức logic cơ bản: x+0 = x x.0 = 0 x+x = x x+xy = x ; ; ; ; x.1 = x x+1 = 1 x.x = x x.(x+y) = x

22/08/2013

Chương 2: Mạch logic tổ hợp

25

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

f(x1,x2,x3)

Giá trị thập phân của tổ hợp biến

“x”

Biểu diễn bằng bảng chân lý: VD 2.1:

22/08/2013

Chương 2: Mạch logic tổ hợp

26

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•





x 1

.xx 2 3

•

Biểu diễn bằng biểu thức đại số: dùng các phép toán đảo, cộng logic và nhân logic. VD 2.2:

Dễ dàng thực hiện bởi các thiết bị logic. Có thể biễu diễn dưới dạng tổng chuẩn đầy đủ và tích chuẩn đầy đủ.

22/08/2013

Chương 2: Mạch logic tổ hợp

27

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

• •

•

Chỉ quan tâm tổ hợp các biến làm hàm có giá trị 1. Trong mỗi tích ứng với 1 tổ hợp các biến làm cho hàm có giá trị 1: các biến có giá trị 1 giữ nguyên, các biến có giá trị 0 lấy nghịch đảo. Hàm tổng chuẩn đầy đủ là tổng các tích đó.

•

y=f(x1,x2)

GT thập phân

VD 2.3: Cho bảng chân lý: Biểu diễn dưới dạng tổng chuẩn đầy đủ:



(

;

)





xxf 1

xx 1

0 0 1 1

0 1 0 1

1 0 0 1

  3,0

Biểu diễn dưới dạng tổng chuẩn đầy đủ:

22/08/2013

Chương 2: Mạch logic tổ hợp

28

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

• •

Chỉ quan tâm tổ hợp các biến làm hàm có giá trị 0. Trong mỗi tổng ứng với 1 tổ hợp các biến làm cho hàm có giá trị 0: các biến có giá trị 0 giữ nguyên, các biến có giá trị 1 lấy nghịch đảo. Hàm tích chuẩn đầy đủ là tổng các tích đó.

•

y=f(x1,x2)

GT thập phân

VD 2.3: Cho bảng chân lý: Biểu diễn dưới dạng tích chuẩn đầy đủ:



(

;

)



(



)(



)

)2,1(

xxf 1

x 1

0 0 1 1

0 1 0 1

1 0 0 1



Biểu diễn dưới dạng tích chuẩn đầy đủ:

22/08/2013

Chương 2: Mạch logic tổ hợp

29

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

f(x1,x2,x3)

Giá trị thập phân của tổ hợp biến

“x”



(

;

)



 7,5,0



xxf 1



  4,1

Ví dụ biểu diễn dưới dạng tổng chuẩn đầy đủ và tích chuẩn đầy đủ của VD 2.1:

Với N = 2,3,6

22/08/2013

Chương 2: Mạch logic tổ hợp

30

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

• •

Để biểu diễn một hàm logic có n biến cần lập 1 bảng có 2n ô. Mỗi ô tương ứng với 1 tổ hợp biến. Mỗi ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau 1 giá trị của biến. Trong các ô ghi giá trị hàm tương ứng với tổ hợp biến ứng với ô đó. VD 2.4: biễu diễn bảng Các nô của VD2.3.

y=f(x1,x2)

Biểu diễn bằng bảng Các nô:

GT thập phân 0

1 0

0 0 1 1

0 1 0 1

1 0 0 1

0 1 x2

22/08/2013

Chương 2: Mạch logic tổ hợp

31

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

VD 2.5: biễu diễn bảng Các nô của VD2.1.

f(x1,x2,x 3)

Giá trị thập phân của tổ hợp biến

Biểu diễn bằng bảng Các nô:

“x”

x3 x2

“x”

1 0 x x

“x”

0 1 1 x x1

22/08/2013

Chương 2: Mạch logic tổ hợp

32

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

VD 2.6: biễu diễn bảng Các nô của hàm logic 5 biến: y=f(a,b,c,d,e)

Biểu diễn bằng bảng Các nô:

e e d c

22/08/2013

Chương 2: Mạch logic tổ hợp

33

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

Biểu diễn bằng phần tử logic điện tử cơ bản: Phần tử phủ định (NOT):

•

Phần tử cộng logic (OR):

Phần tử nhân logic (AND):

22/08/2013

Chương 2: Mạch logic tổ hợp

34

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

Biểu diễn bằng phần tử logic điện tử cơ bản: Phần tử phủ định (NOR):

Phần tử cộng logic (NAND):

22/08/2013

Chương 2: Mạch logic tổ hợp

35

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

Nút nhấn thường hở:

•

Nút nhấn thường kín:

•

Công tắc hành trình thường hở:

•

Công tắc hành trình thường kín:

•

Cuộn dây rơ le điện từ:

•

Tiếp điểm thường hở:

•

Tiếp điểm thường kín:

Biểu diễn bằng phần tử rơ le tiếp điểm:

22/08/2013

Chương 2: Mạch logic tổ hợp

36

1. Cơ sở toán học đại số logic:

c) Các cách biểu diễn hàm logic:

•

Ví dụ 2.7: biểu diễn hàm logic



xxf

)2,1(



xx 2.1



xx 2.1

Biểu diễn bằng phần tử rơ le tiếp điểm:

-

+

1 2 3 5

22/08/2013

Chương 2: Mạch logic tổ hợp

37

2. Tổng hợp mạch logic tổ hợp:

a) Định nghĩa mạch logic tổ hợp:

•

X = {x1, x2, …, xn} là tập các tín hiệu vào. Y = {y1, y2, …, ym} là tập các tín hiệu ra.

•

yj = fj(x1,x2,…,xn) với j = 1, …, m

… …

MẠCH TỔ HỢP

22/08/2013

Chương 2: Mạch logic tổ hợp

38

2. Tổng hợp mạch logic tổ hợp:

b) Phương pháp đại số:

•

Phương pháp đại số là phương pháp dùng các biến đổi đại số để rút gọn hàm logic.

• Một số biểu thức đại số thường dùng:

x+0 = x x.0 = 0 x+x = x x+xy = x

; ; ; ;

x.1 = x x+1 = 1 x.x = x x.(x+y) = x

x xy

x  1   yx

; ;

xx .  x(

 0 x)(y





22/08/2013

Chương 2: Mạch logic tổ hợp

39

2. Tổng hợp mạch logic tổ hợp:

b) Phương pháp đại số:

• Ưu điểm: khá trực quan.

•

Nhược điểm:

•

VD 2.8: rút gọn hàm logic



xxf

)2,1(



xx 21



xx 21



xx 21

xxf

)2,1(



xx 21



xx 21



xx 21

xx )21



xx 21(



xx )21

 

xx 21(  1 x x

 2

Khó thực hiện với hàm logic phức tạp. Nhiều trường hợp không đánh giá được kết quả thu được đã tối ưu chưa.

22/08/2013

Chương 2: Mạch logic tổ hợp

40

2. Tổng hợp mạch logic tổ hợp:

c) Phương pháp bảng Các nô:

•

Các bước thực hiện:

•

• • •

•

Số ô trong một vòng có dạng 2m (1mN) với m lớn nhất có thể. Các vòng có thể giao nhau nhưng không được trùm lên nhau. Các vòng phải phủ hết các ô có giá trị 1 (không phải phủ hết các ô không xác định). Số vòng phải là ít nhất.

•

B1: biểu diễn hàm dưới dạng bảng Các nô. B2: Nhóm các ô có giá trị 1 hoặc “x” (không xác định) cạnh nhau hoặc đối xứng nhau thành các vòng.

• •

Các biến có giá trị 1 được giữ nguyên. Các biến có giá trị 0 lấy nghịch đảo.

B3: mỗi vòng sẽ tương ứng với tích các biến mà giá trị không thay đổi trong vòng đó.

22/08/2013

Chương 2: Mạch logic tổ hợp

41

2. Tổng hợp mạch logic tổ hợp:

c) Phương pháp bảng Các nô:

•

VD 2.8: Tối thiểu hóa hàm logic f(x1, x2, x3) = (0,2,5,6,7)

•

x3 x2

Biểu diễn dưới dạng bảng Các nô: Nhóm các ô có giá trị 1 được 3 vòng. Kết quả:

xxxf 313231)3,2,1( xxxxxx





1 0 0 1

0 1 1 1 x1

x3 x2

xxxf 312131)3,2,1( xx

 xxxx





1 0 0 1

0 1 1 1 x1

22/08/2013

Chương 2: Mạch logic tổ hợp

42

2. Tổng hợp mạch logic tổ hợp:

c) Phương pháp bảng Các nô:

•

VD 2.9: Tối thiểu hóa hàm logic f(x1, x2, x3)=(0,5,7) với N = 2,3,6

x3 x2

 3131)3,2,1(  xxxx xxxf

1 0 x x

0 1 1 x x1

22/08/2013

Chương 2: Mạch logic tổ hợp

43

2. Tổng hợp mạch logic tổ hợp:

c) Phương pháp bảng Các nô:

•

Bài tập: Tối thiểu hóa hàm logic

zyxf ,( ),



zyxwf , , ),

(

 

)7,6,1,0(  

zyxwvf , ),

)31,29,28,27,23,19,18,4,0(

)15,11,9,7,3,1( 

22/08/2013

Chương 2: Mạch logic tổ hợp

44

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

•

Các bước thực hiện:

•

B1: Ghi các tổ hợp biến làm cho hàm có giá trị bằng 1 theo mã nhị phân. Các biến bị đảo thì ghi thành 0, các biến được giữ nguyên thì ghi thành 1. Ví dụ x1x3 sẽ ghi thành 101. B2: Nhóm các tổ hợp biến theo số chữ số 1 trong biểu diễn nhị phân của tổ hợp biến. Đặt tên nhóm i là nhóm có i chữ số 1 trong biểu diễn nhị phân. Ghi các tổ hợp biến này trong 1 cột. B3: ghép mỗi tổ hợp của nhóm thứ i với từng tổ hợp của nhóm thứ i+1 trong cùng một cột nếu 2 tổ hợp có biểu diễn nhị phân chỉ khác nhau 1 bít ở cùng 1 vị trí. Ghi sang cột bên cạnh tổ hợp mới hình thành bằng cách giữ nguyên các phần giống nhau và thay phần khác nhau bằng dấu gạch ngang (-). Đánh dấu sao (*) vào các tổ hợp biến đã tham gia ghép và dấu v () vào các tổ hợp không thể ghép.

22/08/2013

Chương 2: Mạch logic tổ hợp

45

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

•

Các bước thực hiện:

•

• • •

•

Các cột tương ứng với số tổ hợp nguyên gốc ban đầu. Các hàng tương ứng với số tổ hợp không thể ghép được nữa. Trên một hàng, nếu tổ hợp ứng với hàng đó có thể “phủ” tổ hợp ứng với cột (nếu thay ở tổ hợp rút gọn dấu “-“ bằng số 0 hoặc 1 thì sẽ được tổ hợp nguyên gốc ứng với cột) thì ô ứng với cột đó đánh dấu “x”. Lập đường phủ tối thiểu: đi qua tất cả các cột và tối thiểu các hàng.

•

B4: Lặp lại bước trên với cột vừa mới hình thành cho đến khi không kết hợp được nữa. Chú ý, hai tổ hợp có dấu (-) chỉ ghép được với nhau khi mà chỉ có 1 vị trí bít khác nhau và bít đó phải là 0 và 1, không thể là “-“. B5: Lập bảng phủ tối thiểu.

B6: Sau khi đã tìm được số tổ hợp tối thiểu thì chuyển các tổ hợp mã nhị phân thành tổ hợp biến tương ứng (các biến ứng với vị trí có dấu “-“ sẽ bị rút gọn trong biểu diễn).

22/08/2013

Chương 2: Mạch logic tổ hợp

46

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

•

VD 2.10: Rút gọn hàm f(x1,x2,x3) = (0,1,4,5,7)

Nhóm Tổ hợp biến I Tổ hơp biến II Tổ hợp biến III

000* 0

-00* 00-* -0- -0-

100* 001* 10-* -01*

101* 2 1-1

•

Bảng phủ tối thiểu:

x )3,2,1(





xx 31

111* 3

000 001 100 101 111

X X X X -0-

X X 1-1

22/08/2013

Chương 2: Mạch logic tổ hợp

47

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

• ,( dcbaf ,

VD 2.12: rút gọn hàm logic )



dcbadcbadcba

dcab



 bcdadbcadcbadcbadcba abcd 0000 0100 0101 0110 0111 1000 1001 1010 1101 1111

22/08/2013

Chương 2: Mạch logic tổ hợp

48

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

•

VD 2.12: bảng rút gọn

Nhóm Tổ hợp biến I Tổ hợp biến II Tổ hợp biến III

0 0000*

0-00 -000

0100* 1000* 01- - 01- -

010-* 01-0* 100- 10-0

-1-1 -1-1

0101* 0110* 1001* 1010* 01-1* 011-* -101* 1-01

0111* 1101* -111* 11-1*

4 1111*

22/08/2013

Chương 2: Mạch logic tổ hợp

49

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

,( dcbaf

),,

 badbacbadca



•

VD 2.12: bảng phủ tối thiểu

0000 0100 0101 0110 0111 1000 1001 1010 1101 1111

x 0-00 x

x -000 x

100- x x

10-0 x x

1-01 x x

01-- x x x x

-1-1 x x x x

22/08/2013

Chương 2: Mạch logic tổ hợp

50

2. Tổng hợp mạch logic tổ hợp:

d) Phương pháp Quine Mc Clusky :

•

Bài tập: rút gọn hàm logic

zyxf ,( ),



 

zyxwf , , ),

(

)13,12,5,4,1,0(

zyxwf , , ),

(



)15,14,13,9,8,7,5,4,1(

)5,4,3,2(  

22/08/2013

51

CHƯƠNG 3: MẠCH LOGIC TUẦN TỰ

22/08/2013

Chương 3: Mạch logic tuần tự

52

1. Khái niệm cơ bản mạch logic tuần tự:

a) Mạch logic tuần tự:

• Mạch logic tuần tự là mạch mà trong đó trạng thái của tín hiệu ra

•

không những phụ thuộc vào tín hiệu vào mà còn phụ thuộc vào cả trình tự tác động của tín hiệu vào. Như vậy, về mặt thiết bị thì ở mạch tuần tự không những chỉ có các phần tử đóng mở logic mà còn có các phần tử nhớ. Sơ đồ cấu trúc cơ bản mạch logic tuần tự:

Z1 Z2

…

MẠCH TỔ HỢP





22/08/2013

Chương 3: Mạch logic tuần tự

53

1. Khái niệm cơ bản mạch logic tuần tự:

b) Phân loại mạch logic tuần tự: • Mạch logic tuần tự đồng bộ:

•

• Mạch logic tuần tự không đồng bộ:

•

Việc chuyển trạng thái trong mạch không những chỉ phụ thuộc vào tín hiệu đầu vào, trạng thái trong trước đó, mà còn phụ thuộc vào xung đồng bộ. Dùng phổ biến trong máy tính điện tử.

Việc chuyển trạng thái trong mạch chỉ phụ thuộc vào tín hiệu đầu vào, trạng thái trong trước đó. Không có tín hiệu đồng bộ. Thường gặp trong công nghệ của các máy sản xuất công nghiệp.

22/08/2013

Chương 3: Mạch logic tuần tự

54

1. Khái niệm cơ bản mạch logic tuần tự:

c) Mô tả hoạt động của mạch logic tuần tự:

• Mô tả bằng giải thích:

•

Ví dụ 3.1: 3 nút ấn A, B, C điều khiển động cơ M.

•

Ấn nút A: động cơ quay thuận. Ấn nút B: động cơ quay nghịch. Ấn nút C: động cơ dừng.

22/08/2013

Chương 3: Mạch logic tuần tự

55

1. Khái niệm cơ bản mạch logic tuần tự:

c) Mô tả hoạt động của mạch logic tuần tự: • Mô tả bằng biểu đồ đóng mở theo thời gian:

1 2 1 2 3 2 1 54 2 1 a1

Sơ đồ rơ le - tiếp điểm Biểu đồ đóng mở

22/08/2013

Chương 3: Mạch logic tuần tự

56

1. Khái niệm cơ bản mạch logic tuần tự:

c) Mô tả hoạt động của mạch logic tuần tự:

• Mô tả bằng đồ hình:

b0 m b1

22/08/2013

Chương 3: Mạch logic tuần tự

57

1. Khái niệm cơ bản mạch logic tuần tự:

c) Mô tả hoạt động của mạch logic tuần tự:

• Mô tả bằng hàm tác động:

F = +A (+X, +Y) –B –Y +C +Z –C –Z –X +Y +D –Y

•

Thường viết cho 1 chu kỳ làm việc. Các chữ cái đầu bảng chữ cái (A,B,C): tín hiệu vào. Các chữ cái cuối bảng chữ cái (X,Y,Z): tín hiệu ra. Dấu cộng “+”: tín hiệu xuất hiện hoặc phần tử làm việc. Dấu trừ “- “: tín hiệu mất đi hoặc phần tử nghỉ việc. Dấu ngoặc “()”: xảy ra hoặc ảnh hưởng đồng thời.

22/08/2013

Chương 3: Mạch logic tuần tự

58

1. Khái niệm cơ bản mạch logic tuần tự:

c) Mô tả hoạt động của mạch logic tuần tự:

• Mô tả bằng bảng chuyển trạng thái:

Trạng thái Tín hiệu vào

a1 Tín hiệu ra

00 01 11 a0 10 A+ A-

(sang phải) 2 1 0 1 1

(trên đường sang phải) 3 1 0 2 2

(sang trái) 4 0 1 3 3

(trên đường sang trái) 1 0 1 4 4

22/08/2013

Chương 3: Mạch logic tuần tự

59

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

B1: Mã hóa bài toán, lập graph chuyển trạng thái. B2: Lập bảng chuyển trạng thái MI. B3: Rút gọn bảng MI, lập bảng MII. B4: Mã hóa biến trung gian. B5: Xác định hàm logic cho biến trung gian và biến ra.

22/08/2013

Chương 3: Mạch logic tuần tự

60

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1: thực hiện yêu cầu công nghệ mô tả trong hình vẽ

a0 a1

A+

•

A-

Ban đầu thiết bị chạm vào a0 và di chuyển sang phải. Sau đó thiết bị chạm vào a1 và di chuyển sang trái. Tiếp theo thiết bị lại chạm vào a0 và chu trình được lặp lại. Chú ý rằng khi thiết bị rời khỏi vị trí của cảm biến thì cảm biến lại trở về trạng thái không tác động.

22/08/2013

Chương 3: Mạch logic tuần tự

61

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1: thực hiện yêu cầu công nghệ mô tả trong hình vẽ

a0 a1

A+

•

A-

•

Xác định biến vào là a0 và a1; biến ra là A+ (sang phải) và A- (sang trái) (vào) (ra)

B1: mã hóa bài toán, lập Graph chuyển trạng thái.

•

Lập Graph chuyển trạng thái:

a0a1 A+A-

10 10 1 00 10 2 01 01 3 00 01 4

22/08/2013

Chương 3: Mạch logic tuần tự

62

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1:

•

10 10 1 00 10 2 01 01 3 00 01 4

B2: Lập bảng chuyên trạng thái MI:

a1 a0

1 1

2 2

3 3

4 4

22/08/2013

Chương 3: Mạch logic tuần tự

63

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1:

3 1 2 3

4 4

•

a1 B3: lập bảng rút gọn MII: a0

10 10 1 2 1 2

+

01 01 3 4 4 3

+

22/08/2013

Chương 3: Mạch logic tuần tự

64

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1:

a1 a0

10 10 1 2 1 2

+

01 01 3 4 4 3

+

•

B4: mã hóa biến trung gian:

a1 a0

10 10 1 2

01 01 4 3 X

22/08/2013

Chương 3: Mạch logic tuần tự

65

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1:

•

Biến trung gian X:

B5: xác định hàm logic cho biến trung gian và biến ra:

a1 a1

a0 a0

0 0 1 0 0 2 1 1 3

•

Hàm điều khiển của biến trung gian X:

 aX

1

0 Xa

1 1 0 0 1 1 X X 4 3 1

22/08/2013

Chương 3: Mạch logic tuần tự

66

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1:

•

Biến đầu ra A+:

B5: xác định hàm logic cho biến trung gian và biến ra:

a1 a1

a0 a0

1 1 1 1 2 1

•

Hàm điều khiển của biến đầu ra A+:

A 

0 0 0 0 X X 4 3

22/08/2013

Chương 3: Mạch logic tuần tự

67

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

•

VD 3.1:

•

Biến đầu ra A-:

B5: xác định hàm logic cho biến trung gian và biến ra:

a1 a1

a0 a0

0 0 0 0 2 1

•

Hàm điều khiển của biến đầu ra A-:

A 

1 1 1 1 X 4 3 X

22/08/2013

Chương 3: Mạch logic tuần tự

68

2. Tổng hợp mạch logic tuần tự:

a) Phương pháp ma trận trạng thái:

• Một số bài tập luyện tập:

b0 b0 m b1 m b1

a0 a0

68

a1 a1

22/08/2013

Chương 3: Mạch logic tuần tự

69

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

Là một đồ hình chức năng mô tả các trạng thái làm việc của hệ thống và biểu diễn quá trình điều khiển với các trạng thái chuyển. Đó là một graph định hướng và được xác định bởi các phần tử sau:

•

G := {E, T, A, M} E = {E1, E2, …, Em } là tập hữu hạn các trạng thái. T = {t1, t2, …, tp} là tập hữu hạn các chuyển tiếp (chuyển trạng thái). A = {a1, a2, …, an} là tập các cung định hướng. M = {m1, m2, …, mm} là tập các giá trị 0 và 1. Nếu mi = 1 thì trạng thái i là hoạt động, nếu mi = 0 thì trạng thái i là không hoạt động.

22/08/2013

Chương 3: Mạch logic tuần tự

70

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

• Một số ký hiệu dùng trong GRAFCET: Trạng thái: biểu diễn bởi hình chữ nhật. Trạng thái khởi đầu được thể hiện bằng hai hình chữ nhật lồng vào nhau. Trạng thái đang hoạt động có thêm dấu “” ở trong hình chữ nhật trạng thái. Chuyển tiếp: biểu diễn bằng đường gạch “-“, bên cạnh ghi các tác nhân kích thích (biến vào) liên quan đến chuyển tiếp đó.

22/08/2013

Chương 3: Mạch logic tuần tự

71

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

VD 3.2: Lập GRAFCET cho công nghệ

a0 a1

trạngthái ban đầu A+ 

0

a0(đãở đầuhànhtrình) A-

A+ (trạngthái sang phải)

1

a1 (đã ở cuốihànhtrình)

A- (trạngthái sang trái)

2

a0 (đã ở đầuhànhtrình)

22/08/2013

Chương 3: Mạch logic tuần tự

72

2. Tổng hợp mạch logic tuần tự:

•

b) Phương pháp GRAFCET: Hàm logic cho các trạng thái:

i-1



 i

1 

i



Sa i S

 i

1 



(



 i

). SS i

 i

i+1

22/08/2013

Chương 3: Mạch logic tuần tự

73

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

Các phối hợp chuyển trong GRAFCET:

•





 i



Phân kỳ ‘’HOẶC’’:

i



  1 i

ai+1

ai+2

ai+3



  i

i+1

i+2

i+3



 1 i Sa  1 i i Sa  2 i Sa  3 i

  i

22/08/2013

Chương 3: Mạch logic tuần tự

74

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

Các phối hợp chuyển trong GRAFCET:

•

Hội tụ ‘’HOẶC’’:

i+1

i+2

i+3

ai+1

ai+2

ai+3

i+4



 i  1





 i  



 i 

  i 2 Sa i 1 

 1

3 i Sa 2  i

Sa i 3 



22/08/2013

Chương 3: Mạch logic tuần tự

75

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

Các phối hợp chuyển trong GRAFCET:

•

Phân kỳ ‘’VÀ’’:

i

ai+1

i+1

i+2

i+3



. S

 i





 1 i S

i  

2 S

3 

. S

  1 i

  i

a i

. aa  2 i i

 1



22/08/2013

Chương 3: Mạch logic tuần tự

76

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

Các phối hợp chuyển trong GRAFCET:

•

Hội tụ ‘’VÀ’’:

i+1

i+2

i+3

ai+1





 i  1

i+4



S .

 i 

 i  a i

 i  3 a . i

 1



4 a . i

22/08/2013

Chương 3: Mạch logic tuần tự

77

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

Các bước xác định hàm logic sử dụng phương pháp GRAFCET:

Lập G I

Mô tả chi tiết các trạng thái làm việc, chú thích đầy đủ các hành vi làm việc của công nghệ

Chọn sơ bộ thiết bị

Lập G II

Là GI nhưng mô tả được thay thế bằng các thiết bị vừa chọn (mã hóa GI dùng biến logic )

Xác định hàm điều khiển

Xác định sơ đồ điều khiển

22/08/2013

Chương 3: Mạch logic tuần tự

78

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

•

VD 3.3: xây dựng hàm điều khiển cho công nghệ

b0 b1

B-

a0 B+

A+ A+ A- A-

22/08/2013

Chương 3: Mạch logic tuần tự

79

Trạng thái ban đầu 

0

a0.b0 (đã ở đầu hành trình đi xuống và đầu hành trình sang phải)

b0 b1 B- A+ (trạng thái đi xuống)

1

a1(đã ở cuối hành trình đi xuống)

B+

A+ A+ A- A-

a1 A- (trạng thái đi lên)

2

a0.b1 (đã ở đầu hành trình đi xuống và cuối hành trình sang phải)

3

4 a0.b0 (đã ở đầu hành trình đi xuống và đầu hành trình sang phải) B+ (trạng thái sang phải)

a0.b1 (đã ở cuối hành trình sang phải)

a0.b0 (đã ở đầu hành trình sang phải)

B- (trạng thái sang trái)

22/08/2013

Chương 3: Mạch logic tuần tự

80



 0

Sba 00

0



 0

S 1





Sba 310

a0 b0

S1=A+

1



Sba 00 S

 S 1  S 1



 2

S2=A-

2



Sa 11  S

 2



 4

 3

a0 b0 a0 b1

S3=B+ S4=B-

3

4



Sba 210 S



 4

 3

Sba 00 S 1

a0b1 a0b0

22/08/2013

Chương 3: Mạch logic tuần tự

81

2. Tổng hợp mạch logic tuần tự:

b) Phương pháp GRAFCET:

• Một số bài tập:

b0 b0 m b1 m b1

a0 a0

81

a1 a1

22/08/2013

82

CHƯƠNG 4: TỔNG QUAN VỀ PLC

22/08/2013

Chương 4: Tổng quan về PLC

83

1. Giới thiệu PLC

a) Các định nghĩa về PLC:

• PLC: Programmable Logic Controller – Bộ điều khiển logic lập trình

được (khả trình).

• PLC: thiết bị điều khiển dựa trên nền tảng vi xử lí sử dụng trong

các hệ thống điều khiển rời rạc để điều khiển các dây chuyền lắp ráp, các máy sản xuất …

• PLC: đơn giản là máy tính đặc biệt sử dụng trong môi trường công

nghiệp.

• PLC: (Programmable Controller - OMRON) – thiết bị điều khiển khả

trình.

22/08/2013

Chương 4: Tổng quan về PLC

84

1. Giới thiệu PLC

a) Các định nghĩa về PLC:

• PLC: (IEC 61131-1) Programmable (Logic) Controller – là hệ thống điện tử số được thiết kế sử dụng trong môi trường công nghiệp, có bộ nhớ khả trình với tập lệnh hướng tới người sử dụng để thực hiện các chức năng nhất định như logic, tuần tự, định thời gian, đếm và số học, thông qua các đầu vào/ra số, tương tự điều khiển nhiều loại máy và quá trình khác nhau. PLC và các ngoại vi đi kèm được thiết kế để có thể dễ dàng tích hợp trong hệ thống điều khiển công nghiệp và dễ dàng sử dụng tất cả các chức năng của nó. • PLC – system: (IEC 61131-1) hệ thống PLC là cấu hình do người dùng tạo ra bao gồm PLC và các ngoại vi liên kết cần thiết cho hệ thống tự động nhất định. Nó bao gồm các thiết bị liên kết với nhau bởi dây cáp hoặc các đầu cắm để lắp đặt cố định và các dây cáp cho các ngoại vi linh động.

22/08/2013

Chương 4: Tổng quan về PLC

85

1. Giới thiệu PLC

b) Vị trí của PLC trong hệ thống điều khiển:

• Điều khiển trực tiếp các thiết bị trường: động cơ, pittong, van …

thông qua các thiết bị trung gian như rơ le, công tắc tơ …

• Ghép nối giữa các PLC cấp dưới và server, computer, internet …

Điều khiển.

•

c) Chức năng của PLC trong hệ thống đk: • • Giám sát. Cảnh báo. Thu thập dữ liệu.

22/08/2013

Chương 4: Tổng quan về PLC

86

22/08/2013

Chương 4: Tổng quan về PLC

87

1. Giới thiệu PLC

d) So sánh PLC với các thiết bị đk khác:

• Mạch rơ le logic:

• Ưu điểm:

• Bền vững, chắc chắn. • Chịu được môi trường CN. • Dễ dàng cho công nhân lắp ráp. • …

• Nhược điểm:

• Cồng kềnh, tốn nhiều điện tích. • Khó khăn khi thiết kế với hệ thống lớn. • Khó khăn trong bảo trì, bảo dưỡng, sửa chữa. • …

22/08/2013

Chương 4: Tổng quan về PLC

88

1. Giới thiệu PLC

d) So sánh PLC với các thiết bị đk khác:

• Mạch điện tử: • Ưu điểm:

• Nhỏ gọn. • Có khả năng lập trình. • Khả năng xử lý dữ liệu lớn. • …

• Nhược điểm:

• Khó thiết kế, sửa chữa. • Cần có các bước kiểm định hoạt động trong môi trường công nghiệp phức

tạp.

• Công suất nhỏ. • …

22/08/2013

Chương 4: Tổng quan về PLC

89

1. Giới thiệu PLC

d) So sánh PLC với các thiết bị đk khác:

• PLC:

• Ưu điểm:

• Nhỏ gọn. • Khả năng tích hợp cao. • Có khả năng lập trình. • Dễ bảo trì, bảo dưỡng. • Dễ dàng thay đổi hoạt động. • Phù hợp với môi trường CN. • …

• Nhược điểm:

• Giá thành cao • Đòi hỏi trình độ của người thiết kế. • …

22/08/2013

Chương 4: Tổng quan về PLC

90

1. Giới thiệu PLC

e) Phân loại PLC:

•

Theo dung lượng bộ nhớ, khả năng quản lý vào/ra:

•

Theo hình dạng PLC:

•

Loại nhỏ: dung lượng bộ nhớ ≤ 2KB, quản lý số điểm vào/ra ≤128; Loại vừa: dung lượng bộ nhớ ≤32KB. Loại lớn: dung lượng bộ nhớ cỡ MB, quản lý tới hàng nghìn điểm vào/ra.

Dạng khối cố định(Compact, Fixed): khối Main có đầy đủ nguồn, CPU, input, output. Các khối mở rộng kết nối với Main qua cáp hoặc zắc kết nối. VD: Melsec-F Series

22/08/2013

Chương 4: Tổng quan về PLC

91

1. Giới thiệu PLC

e) Phân loại PLC:

•

Theo hình dạng PLC:

•

Dạng khối chức năng riêng biệt (Modullar): Các khối được chế tạo riêng, được cắm lên các bảng mạch BUS và cấu hình được lựa chọn cho từng hệ thống cụ thể. VD: Melsec-Q Series

22/08/2013

Chương 4: Tổng quan về PLC

92

1. Giới thiệu PLC

f) Một số VD về PLC:

• PLC Omron: http://www.ia.omron.com/product/21.html

• CP1:

• CJ1:

• CS series:

22/08/2013

Chương 4: Tổng quan về PLC

93

1. Giới thiệu PLC

f) Một số VD về PLC:

• PLC Siemens:

• http://www.automation.siemens.com/mcms/programmable-logic-

• LOGO

controller/en/Pages/Default.aspx

S7-200 S7-1200 S7-300 S7-400

22/08/2013

Chương 4: Tổng quan về PLC

94

1. Giới thiệu PLC

f) Một số VD về PLC: • PLC MITSUBISHI:

• http://www.mitsubishielectric.com/fa/products/cnt/plc/index.html • MELSEC-Q Series

• MELSEC-L Series

22/08/2013

Chương 4: Tổng quan về PLC

95

1. Giới thiệu PLC

f) Một số VD về PLC: • PLC MITSUBISHI:

• http://www.mitsubishielectric.com/fa/products/cnt/plc/index.html • MELSEC-F Series

22/08/2013

Chương 4: Tổng quan về PLC

96

2. Cấu trúc phần cứng PLC

Sơ đồ khối cơ bản của PLC

22/08/2013

Chương 4: Tổng quan về PLC

97

2. Cấu trúc phần cứng PLC

a. Khối nguồn:

•

Tích hợp trong các khối (với loại PLC compact) hoặc khối rời. Đầu vào: 220VAC; 110VAC; +24VDC; +12VDC Đầu ra: +24VDC; ±15VDC; ±5VDC Công suất: loại tích hợp trong các khối có công suất nhỏ chỉ cấp cho các tín hiệu vào; loại khối rời có công suất tùy chọn.

Khối nguồn độc lập

22/08/2013

Chương 4: Tổng quan về PLC

98

2. Cấu trúc phần cứng PLC

b. Khối CPU:

•

• •

Quyết định tốc độ xử lí, khả năng quản lí vào/ra. Thường là VXL 8bit, 16bit hoặc 32bit.

•

Bao gồm: bộ vi xử lí, bộ nhớ (MEMORY), BUS … Bộ vi xử lí:

• • •

•

Lưu trữ thông tin: chương trình, dữ liệu, tham số cấu hình hệ thống. Chia thành 2 loại: duy trì và không duy trì. Các loại chip nhớ được sử dụng: ROM, EEPROM, RAM, SRAM, DRAM, FLASH … Việc đọc ghi bộ nhớ được thực hiện theo bit, byte (8bit), word (16bit), double word (32bit).

•

Bộ nhớ:

•

Bao gồm: BUS địa chỉ (Address BUS), BUS điều khiển (Control BUS), BUS dữ liệu (Data BUS).

BUS:

22/08/2013

Chương 4: Tổng quan về PLC